intTypePromotion=1
ADSENSE

Giao diện nối tiếp tốc độ cao dùng cho các ứng dụng di động - Gerrit W. den Besten

Chia sẻ: Bfgh Bfgh | Ngày: | Loại File: PDF | Số trang:18

65
lượt xem
9
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Giao diện nối tiếp tốc độ cao dùng cho các ứng dụng di động trình bày về giải pháp giao diện cổng nối tiếp (serial) tốc độ cao công suất nguồn hiệu quả, mục đích dùng trong việc vận hành nguồn pin của các thiết bị di động hoặc cầm tay. Ở tài liệu này, kể cả cơ chế thu phát và giao thức tín hiệu đều được trình bày.

Chủ đề:
Lưu

Nội dung Text: Giao diện nối tiếp tốc độ cao dùng cho các ứng dụng di động - Gerrit W. den Besten

  1. GIAO DIỆN NỐI TIẾP TỐC ĐỘ CAO DÙNG CHO CÁC ỨNG DỤNG DI ĐỘNG Tác giả: Gerrit W. den Besten NXP Semiconductors Research Eindhoven (NL) gerrit.den.bes ten@nxp.com Tóm tắt: Tài liệu này trình bày về giải pháp giao diện cổng nối tiếp (serial) tốc độ cao công suất nguồn hiệu quả, mục đích dùng trong việc vận hành nguồn pin của các thiết bị di động hoặc cầm tay. Ở tài liệu này, kể cả cơ chế thu phát và giao thức tín hiệu đều được trình bày. Tín hiệu vi phân tốc độ cao và CMOS được kết hợp trên cùng một mạch điện. Kênh tín hiệu bao gồm đường truyền quản lý các thành phần công suất và cung cấp các cơ chế giao tiếp đa dạng nhằm tương tích một cách hiệu quả đối với các nhu cầu băng thông. Giao diện này được thiết lập trong CMOS 65nm và kết quả đo lường được trình bày ở phần sau. 1. Giới thiệu Việc nhu cầu về băng thông trên giao diện và giảm số lượng pin, là một quá trình chuyển đổi từ đường truyền CMOS cổ điển sang giao diện Serial tốc độ cao. Đặc biệt cho các kết nối truyền dữ liệu qua những cấu trúc phức tạp như điện thoại di động, đòi hỏi một giao diện nhỏ gọn và linh hoạt. Đối với các thiết bị di động, tiêu thụ điện năng là vấn đề vô cùng quan trọng, cần phải được ứng dụng những giải pháp mới hơn là sử dụng những tiêu chuẩn hiện tại. Bên cạnh giá trị kỹ thuật, một chuẩn giao diện mới trong lĩnh vực này giúp làm giảm nhu cầu đa dạng về giao diện, kích thích khả năng tương thích IC của nhiều hãng khác nhau và cho phép tiếp cận hệ thống dưới dạng module. Những thành phần xây dựng cho sự phát triển này được định nghĩa theo chuẩn công nghệ lớp vật lý [1]. Tài liệu này bắt đầu từ việc phân tích các dạng tính hiệu, băng thông, công suất, kết cấu IO, và sự lựa chọn triển khai (Sections 1-4). Kết quả theo kết cấu IO là điểm khởi đầu nhằm giới thiệu một giải pháp hoàn chỉnh cho lớp vật lý bao gồm cả giao thức về tín hiệu (Sections 5-8). Kết quả đo lường và kết luận được trình bày tại Mục 9 và 10 bên dưới. Trang 1/18
  2. Giải pháp giao diện Serial hoàn toàn tối ưu phù hợp cho ứng dụng như camera, màn hình, và các thiết bị cầm tay di động khác với nhu cầu về băng thông thay đổi từ IC đến IC (chip to chip) và từ bảng mạch đến bảng mạch (board to board). 2. Cơ chế Quasi - tĩnh so với tín hiệu đường truyền Nhiều năm qua, tín hiệu bất tận rail-to-rail trên CMOS đã và đang là công nghệ chiếm ưu thế trên giao diện cho ứng dụng di động vì điện năng tiêu thụ tĩnh bằng 0 và sự đơn giản trong phần cứng. Tuy nhiên dựa trên giả thuyết Quasi-tĩnh [2], việc không mất thời gian quảng bá tín hiệu thì không thể đáp ứng được nữa theo yêu cầu của băng thông với số lượng dây dẫn hợp lý. Hơn nữa, với CMOS IO các đường dòng điện hồi tiếp không phải luôn luôn gần với tín hiệu ngõ đơn kết thúc mà có thể tạo ra vòng lặp đáng kể. Nó có thể tạo ra các vấn đề về nhiễu từ EMI đặc biệt là các dòng điện tăng đột biến liên quan đến các tín hiệu CMOS (xem hình số 1). Khi thời gian quảng bá tín hiệu tương đương với độ lớn (1/5 hoặc lớn hơn) thời gian truyền tải tín hiệu (chú ý, không phải thời gian bit (bit time)), các đường liên kết trung gian cho truyền tín hiệu phải được xem như là đường truyền dẫn và những đường này phải được kết cuối nhằm đảm bào tính toàn vẹn của tín hiệu. Vì thế, việc các đường dẫn có thể được thực hiện từ yêu cầu tốc độ cao và/hoặc khoảng cách xa hơn. Đối với tín hiệu giới hạn ở tỉ lệ rất thấp, giới hạn cho giả thuyết quasi-tĩnh được mô tả sơ lược như [3]: Tốc độ[Gbps]xkhoảng cách[cm]=2 (Speed[Gbps] x Distance[cm] = 2). Ví dụ: một đường link serial > 100Mb/s với chiều dài >20cm, kết cuối là nhu cầu ít nhất nếu không cần thiết. Tuy nhiên, việc kết cuối đường truyền tiêuthụ điện năng tĩnh. Điện năng tiêu thụ có thể giảm nhờ dao động tín hiệu thấp hơn. Tín hiệu tức thời (vi phân) cho phép một dao động rất nhỏ, nhờ phát hiện dễ dàng giá trị tức thời zero-cros sings trong khi nó cũng làm giảm kích cỡ vật lý cho vòng lặp dòng điện tạo thuận lợi cho việc giảm nhiễu EMI. 3. Công suất Trong các mạch CMOS không kết cuối thông thường, chi phí năng lượng là “trả theo bit” (pay per bit) (thật ra là theo truyền tải – actually per transition), được xác định bằng việc nạp và xả từ đường kết nối liên kết và thiết bị được kết nối. CMOS điện thế thấp (LVCMOS) IO có năng lượng rất hiệu quả cho link ngắn, nhưng năng lượng sử dụng tỉ lệ thuận với khoảng cách. Hơn nữa tốc độ đạt được tỉ lệ nghịch với khoảng cách, vì vậy giải pháp này trở nên không thích hợp cho giao diện băng thông rộng vì nó đòi hỏi tính song song cao. Trang 2/18
  3. Nhằm mục đích so sánh hiệu quả công suất có thể xem xét giá trị: Năng lượng/Bit bằng với Tỉ lệ Công Suất/Tốc độ: pJ/bit=mW/Gbps. (Energy/Bit metric = Power/Speed ratio: pJ/bit=mW/Gbps ) Đối với đường truyền tốc độ cao được kết cuối, một thành phần phụ của công suất tiêu thụ được cố định dựa trên điểm cuối của đường dây và mạch biến thiên toàn phần, vì thế hao phí năng lượng được tính trên “theo thời gian” (pay-per-time). Hình số 1 mô tả 2 trường hợp này: Hình 1: So sánh giữa tín hiệu CMOS không kết cuối và truyền dẫn thay đổi tốc độ cao Để đạt hiệu quả công suất cho các link kết cuối (vi phân), năng lượng cố định này có thể được khai thác tối ưu bằng cách truyền tải tối đa số lượng bit theo thời gian khi vận hành. Điều này có nghĩa là tối ưu hóa băng thông có thể có được trong dữ liệu tốc độ cao bộc phát và kết thúc đường truyền trong khoảng thời gian còn lại thể hiện nguyên lý truyền tải dạng gói. Khoảng thời gian mào đầu bổ sung cho việc khởi động và dừng đường truyền cũng ảnh hưởng đến toàn bộ hiệu quả năng, do đó điều quan trọng là khoảng thời gian này cần phải rất ngắn, đặc biệt là trong trường hợp nếu nhiều gói rất nhỏ thường xuyên phải trao đổi. Việc gom nhóm dữ liệu truyền có thể giảm thời gian và số lượng mào đầu và cải thiện hiệu quả công suất. 4. Công nghệ giao diện IO tốc độ cao Cơ cấu IO của nhiều giao diện tốc độ cao bao gồm một hoặc nhiều cặp vi phân điều khiển dòng điện. Tuy nhiên, điều này không phải là tối ưu đối với công suất tiêu thụ và quá trình mở rộng quy mô. Điều này có thể dễ dàng chứng minh bắt đầu từ mạh tương đương ngõ đơn Thevenin và Norton cho điều khiển dòng như được trình bày Trang 3/18
  4. trong hình 2a (bên trên). Hai mạch theo định nghĩa cho thấy những tính năng giống nhau trong các chân đầu ra, nhưng điều quan trọng là nhận thấy một số khác biệt, ngay cả khi cả hai trường hợp được ngắt một cách phù hợp: Trong mạch tương đương Thevenin, nguồn điện áp với giao động kép 2.Vo (=2.I.R), trong khi chỉ có 1 dòng I chạy qua các nguồn kết nối nối tiếp và các trở kháng kết cuối ở đầu xa. Trong mạch tương đương Norton, có nguồn dòng 2.I điều khiển áp, nhưng thực tế không đạt được. Dòng này được chia bởi nguồn song song được kết nối và điện trở cuối, tạo nên I.R (=Vo), tại nút điện áp cao nhất. Trang 4/18
  5. Hình 2: Giao tiếp IO chuyển mạch điện áp (bên trái) so sánh với giao tiếp IO chuyển mạch dòng (bên phải): a) các mạch tương đương một ngõ Thevenin và Norton, b) Các mạch tương đương riêng rẽ, c) Cấu trúc giao tiếp IO chuyển mạch điện áp so sánh với giao tiếp IO chuyển mạch dòng; loại chuyển mạch dòng có bù và loại ngõ đơn. Hình 2b (giữa) cho thấy mạch vi phân tương đương Thevenin va Norton bởi vì trong giai đoạn tính toán sau cùng cần phải tính giá trị tức thời. Hình 2c cho thấy sơ lược về cách triển khai. Triển khai theo dạng Thevenin thì đơn giản hơn, đấy là một cầu nối điện thế với các chuổi điện trở tại các điểm cuối thích hợp [4,5]. Nếu 4.Vo = 4.I.R không trực tiếp sẵn sàng, nó có thể được tính từ nguồn cung cấp với bộ chỉnh lưu (giả sử rằng 4.I.R < VDD, luôn luôn đúng trong tình trạng thực tế). Triển khai dựa trên kết quả của mạch tương đương Norton thường cho thấy tính vi phân trên các cặp trình điều khiển. Để đạt hiệu quả về công suất, cấu trúc điều khiển bổ sung với cả hai nguồn chính và phụ (ẩn - sink) vi phân đặt lệch pha là cần thiết, bởi vì trong trường hợp đó toàn bộ dòng điện sẽ được tối ưu hóa để tạo ra một dao động đơn. Kết cấu điều khiển này đã phổ biến với các chuẩn [6,7,8]. Tuy nhiên, nó lại hoạt động theo dạng thức kiểu chung (common-mode level) một hướng cấp nguồn điện áp, làm tăng yêu cầu điện áp cung cấp cần thiết cho cả hai mạch phát và mạch thu. Điều này gây khó khăn cho kết cấu (hoặc không thể) trong việc triển khai CMOS cao cấp dựa trên sự hạn chế của nguồn điện cung cấp. Vì thế, trong các chuẩn khác, chế độ common-mode đã và đang được chọn trong cả hai mức thấp hoặc cao bằng cách ngắt một trong hai nguồn cung cấp [9,10,11]. Điều này có nghĩa rằng thiết lập một chuyển mạch dòng, dòng điện có thể được dẫn với một hướng duy nhất: kéo hoặc đẩy (nguồn hoặc cấp), dựa tùy theo điểm cuối là VSS hay VDD. Theo cách triển khai tổng quát, điện năng tiêu thụ của tất cả các giải pháp có thể được so sánh. Giả sử rằng 2.I.R phù hợp với cung cấp và các mạch được thiết lập sử dụng cùng một nguồn cung cấp, điều này có nghĩa rằng (theo Norton) mạch chuyển mạch dòng (switch-current) tiêu thụ 2 lần công suất nguồn, bởi vì nó mất gấp đôi dòng điện từ nguồn so với việc thực hiện chuyển mạch áp (switch-voltage). Trong trường hợp sử dụng bộ điều khiển chuyển mạch dòng kéo hoặc đẩy, hiệu quả sử dụng nguồn giảm theo hệ số 2. Để điều khiển được, bộ điều khiển bằng chuyển mạch dòng yêu cầu nguồn cung cấp 1.8V hoặc cao hơn, trong khi điều khiển chuyển mạch áp chỉ cần vài trăm mV đã có thể xử lý, điện áp này cò thể được tạo ra bằng bộ biến đổi DC-DC, giải pháp chuyển đổi điện thế trở nên thuận lợi hơn. Qua sự so sánh này, điều khiển chuyển mạch áp hiệu quả và vượt trội hơn. Phân tích trên cho thấy với các ứng dụng di động, một chuyển mạch điện thế ngày càng trở nên thu hút hơn. Nó tiết kiệm ít nhất 4 lần công suất so với điều khiển chuyển mạch dòng vi phân một phía, thậm chí có khả năng tăng lên 10 lần hoặc hơn nữa. Hơn Trang 5/18
  6. nữa, nó có nhiều bằng chứng chứng minh phù hợp hơn để xử lý trong tương lai mở rộng quy mô. Điều khiển chuyển mạch điện áp cơ bản là một cấu trúc cầu nối giữa hai điện áp. Nó có lợi cho việc sử dụng nối đất (ground – 0V) cho mức độ thấp, bởi vì nó luôn có sẵn và chia sẻ giữa các IC ngay cả khi không có cùng một nguồn cung cấp điện áp [4]. Tất cả các trở kháng chuyển mạch và điện trở đều có thể được thiết kế để phù hợp với đặc tính trở kháng đường dây để đạt được sự tương tích trở kháng nguồn phù hợp. Hình 3 trình bày cấu trúc cơ bản của một điều khiển chuyển mạch điện áp cùng với đường dây tải điện, điểm cuối và tầng ngõ vào của đầu thu. Dòng truyền dẫn có trở kháng là 50 Ohm nối đất mỗi bên, với liên kết tương hỗ được hạn chế. Điểm cuối này được ngắt riêng rẽ, trong khi mức chung được bên phát định nghĩa để tránh dòng bổ sung biến thiên. Điểm cuối trung tâm đã được ngắn mạch (cách ly) điện áp AC nối đất với một tụ để cung cấp tương thích trở kháng chung (common-mode) tại tần số cao. Hình 3: Cấu trúc giao tiếp IO tốc độ cao 5. Thông tin tốc độ cao nguồn đồng bộ Đối với truyền dẫn tốc độ cao về cơ bản có hai khả năng: đồng bộ nguồn cung cấp hoặc tích hợp xung clock. Vận hành theo cơ chế nguồn (đồng hồ) đồng bộ yêu cầu một kênh xung clock, nhưng cho phép đồng bộ tức thời, cung cấp một clock đáng tin cậy tại vị trí kết thúc đầu xa, và dễ lựa chọn bất kỳ một tỉ lệ clock/data nào.Tính năng này đặc biệt hữu ích để ngăn chặn sự can thiệp trong các thành phần nhạy cảm của các phổ tần và làm cho giải pháp này phù hợp với nhiều quá trình tái tạo. Tích hợp xung clock, tiết kiệm các chân IO và kết nối dây nhưng nó làm cho phần cứng phức tạp đáng kể hơn. Hơn nữa thời gian mào đầu để bắt đầu cho các liên kết hoàn toàn ngừng Trang 6/18
  7. (power down) mất nhiều hơn cho các giải pháp tích hợp xung clock. Công nghệ IO cần có hiệu quả công suất cao và kết nối mạch ngắn hợp lý, vì vậy giải pháp đồng bộ nguồn được sử dụng cho nhiều ứng dụng. Đối với giải pháp đồng bộ nguồn clock, có hai phương pháp tín hiệu thường sử dụng: Data-Clock và Data-Strobe. Mặc dù tín hiệu Data-Strobe có khả năng dung thứ xiên (skew tolerance) tốt hơn, nhưng nó không dễ dàng mở rộng nhiều đường tín hiệu [8]. Vì thế tín hiệu Data-Clock đã được dùng, mô tả trong hình số 4 với cấu hình hai đường dữ liệu. Bên phía chính (Master) cung cấp xung clock trong khi bên phía Slave nhận nó. Tín hiệu với xung clock một nửa (đơn cực – halfrate) bảo đảm đặc tính tương tự cho tín hiệu Clock va Data. Trong nguyên lý truyền Double-Data-Rate (DDR) cả hai nhánh lên và xuống đều được dùng cho việc phân chia dữ liệu. Data và Clock có một mối quan hệ cầu phương về pha (quadrature phase relationship), do đó dữ liệu có thể được phân chia trực tiếp với tín hiệu clock tại phía nhận tín hiệu. Phần còn lại của tài liệu này mô tả tính năng của dòng dữ liệu đơn nhưng vẫn có thể nhìn nhận bao quát bao gồm đa dòng dữ liệu. Hình 4: Cấu hình nguồn đồng bộ tốc độ cao với hai dải dữ liệu. 6. Giao tiếp IO động: Tốc độ cao kết hợp CMOS: Giải pháp tốt nhất cho cả hai. Các đặc tính tốc độ thấp có thể được hoàn tất một cách hiệu quả hơn với thông tin CMOS. Vì vậy mỗi giao tiếp cũng bao gồm bộ điều khiển CMOS và các mạch thu tín hiệu CMOS 1.2V ngõ đơn trên cùng các đường dây. Nó được sử dụng khi bộ điều Trang 7/18
  8. khiển tốc độ cao và các kết cuối bị tắt, trong khi đó các bộ điều khiển đường dây CMOS 3 trạng thái được dùng trong suốt quá trình truyền tốc độ cao. Các tín hiệu là tín hiệu một ngõ và không kết thúc trong chế độ CMOS. Nó cung cấp 4 trạng thái tín hiệu công suất tấp cho hai đường dây là LP-11, LP-00, LP-10, và LP-01. Tuỳ tín hiệu truyền trên link có thể là đảo cực và tốc độ cao, thì hoặc/và thông tin CMOS có thể được hỗ trợ truyền từ hướng đối diện. Trong các trường hợp đó, bộ điều khiển và các chức năng thu cần được bổ sung cho hướng đối diện. Trong trường hợp song công này, xung đột điều khiển đường dây có thể xảy ra và vì vậy việc dò mức độ tranh chấp bus rất quan trọng. Hình 5: Cấu hình IO hoàn chỉnh Một cấu hình IO đầy đủ được trình bày trong hình số 5, các tầng ngõ vào CMOS luôn giám sát các dòng tín hiệu, thông thường nó có mức tín hiệu cao hơn các mức tín hiệu tốc độ cao. Vì thế, tín hiệu tốc độ cao được quan sát bởi những bộ thu ở mức tín hiệu LP-00. Hình 6 mô tả giá trị chênh lệch của mức tín hiệu ở tốc độ cao và tín hiệu công suất thấp CMOS. Trang 8/18
  9. Hình 6: Đường tín hiệu tốc độ cao và nguồn thấp Các bộ điều khiển CMOS công suất thấp là các bộ điều khiển tốc độ điều chỉnh được, nó giảm thiểu tối đa việc tái tạo nhiễm từ. Để giảm độ nhạy nhiễu từ EMI, các bộ thu tín hiệu công suất thấp ứng dụng bộ lọc và bộ trễ ở đầu vào nhầm ngăn chặn nhiễu tại tần số cao (RF) và ổn định. Điều này được mô tả tại hình 7. Để làm cho tất cả chức năng IO hoạt động phù hợp với nhau một cách chính xác,cần phải có một giao thức tín hiệu tối ưu vượt trội, phần này sẽ được mô tả tiếp theo sau Trang 9/18
  10. Hình 7: Đường tín hiệu LP kháng nhiễu với bộ điều khiển định hướng tốc độ và lọc nhiễu ngõ thu vào. 7. Sơ đồ nguyên lý hoạt động Suốt các khoảng thời gian phiên truyền tốc độ cao không có, đường dây cần được duy trì ở trạng thái ổn định và sẳn sàng. Ở trạng thái này, đường dây tiêu thụ công suất nguồn không đáng kể. Chế độ Stand-by này hay còn gọi là trạng thái dừng (Stop state), cả hai mạch dây đều được đặt ở trạng thái CMOS logic cao (high) LP-11, nó có thể được nhận dạng từ bên thu có các tầng ngõ vào CMOS có công suất tiêu thụ nguồn DC = 0. Trạng thái LP-11 này dành riêng cho trạng thái dừng và được dùng như một chức năng reset vật lý cho trạng thái thiết bị, nó sẽ làm tăng độ ổn định của thiết bị. Ba trạng thái còn lại của hai đường dây được dùng cho các mục đích thông tin và điều khiển mạch. Điều khiển mạch bao gồm: chuyển chế độ, link đảo cực trong trường hợp hoạt động song công và chế độ lưu thoát (Escape mode). Chế độ Escape cung cấp các đặc tính truyền đặc biệt như là truyền dữ liệu công suất thấp. Hầu hết tín hiệu công suất thấp sử dụng các chuỗi trạng thái đường dây CMOS mã hoá Gray, nó tạo cho hệ thống khả năng dung nạp linh hoạt và cho phép hoạt động theo phương thức bất đồng bộ. Hình số 8 trình bày nguyên lí hoạt động. Trạng thái dừng chiếm vị trí trung tâm và tất cả các hoạt động bắt nguồn từ đây. Có 3 hoạt động chủ yếu: Truyền dữ liệu tốc độ cao, lưu thoát và đảo cực. Phần sau sẽ trình bày chi tiết 3 hoạt động này, đảo cực và một vài chức năng của chế độ lưu thoát là tuỳ chọn và nó không phải là cần thiết cho tấ cả các ứng dụng, thậm chí vắng mặt trong một vài ứng dụng nào đó. Trang 10/18
  11. Hình 8: Sơ đồ nguyên lý luồng hoạt động 7.1 Sự bùng nỗ dữ liệu tốc độ cao Chuỗi các sự kiện suốt quá trình truyền một khối dữ liệu tốc độ cao được mô tả bởi một vòng lặp bên góc trái bên dưới của sơ đồ nguyên lý luồng hoạt động hình số 8. Luồng tín hiệu suốt quá trình truyền một khối dữ liệu tốc độ cao được mô tả trong hình số 9. Việc sử dụng chuỗi trạng thái Gray công suất thấp LP-11-10-00-01, bên thu được cảnh báo sự kiện bắt đầu bùng nỗ việc truyền dữ liệu tốc độ cao. Bộ lọc LP bị ngắt và các mạch HS (high speed) được kích hoạt đồng thời suốt trạng thái LP-00 nhằm tránh các biến động dòng điện nghiêm trọng hoặc trôi mạch. Một trạng thái ngắn không rõ ràng được bỏ qua ở đầu thu như là thời gian chờ (time-out). Tín hiệu tốc độ cao bắt đầu với khoảng thời gian dẫn đầu trạng thái 0 riêng biệt nhằm thoát ra khỏi thời gian chờ thông qua cụm bit đồng bộ 8-bit “00011101”. Cụm bit này đầy đủ để phát hiện vùng biên của cụm và lỗi của bất kỳ bit nào. Sau cụm bít này, dữ liệu thô hay mã hoá sẽ được truyền đi. Sau khi khởi xướng cụm đồng bộ, cơ chế truyền nguồn đồng bộ được bắt đầu nhằm đồng bộ cho khối dữ liệu được truyền. Phiên truyền được kết thúc bằng sự thay đổi tức thời của tín hiệu đảo cực sau bit dữ liệu cuối cùng và duy trì trạng thái riêng biệt này trong một khoảng thời gian trước khi chuyển sang trạng thái công suất thấp LP-11. Sự thăm dò ngược nơi sự đảo chiều riêng biệt xảy ra sau khi phát hiện cụm LP-11 làm cho bên thu có khả năng nhận dạng được bit dữ liệu cuối cùng Trang 11/18
  12. thậm chí với khối dữ liệu không được mã hoá. Trong trường hợp mã hoá đường dây, bên thu được cảnh báo điểm cuối của dữ liệu thông qua cụm bit điều khiển, nó sẽ loại bỏ cơ chế dò ngược. Tại thời điểm kết thúc khối dữ liệu tốc độ cao, link kết nối sẽ quay về trạng thái dừng (Stop, Stand-by) bằng việc điều khiển đồng thời trạng thái tốc độ cao (high). TRong trường hợp này, tín hiệu mã hoá Gray công suất thấp cần phải có vì bên thu không biết phiên truyền dữ liệu tốc độ cao được kết thúc cho đến khi phát hiện cụm bit LP-11. Dĩ nhiên nó không phải là vấn đề ảnh hưởng đối với cả hai dây không được điều khiển bởi bên thu. Chỉ đến khi phát hiện được cụm LP-11 thì phiên truyền được kết thúc. Vấn đề này được mô tả trong hình số 9. Hình 9: Dòng tín hiệu trong quá trình bùng phát dữ liệu tốc độ cao 7.2 Cơ chế lưu thoát Chế độ lưu thoát (Escape mode) được yêu cầu thông qua chuỗi trạng thái Gray công suất thấp LP-11-10-00-01. Chế độ này chứa đựng nhiều đặc tính được lựa chọn thông qua giá trị một mã ngõ vào 8-bit. Từ 256 giá trị của tổ hợp 8 bit, chỉ có 8 giá trị ngõ vào định nghĩa trước nhằm cho phép tối đa độ ổn định chống lại các lỗi truyền. Một vài các giá trị mã ngõ vào đại diện cho trạng thái khởi tạo một cờ cụ thể (certain flag) tại phía thu. Có hai mã ngõ vào chỉ trạng thái tiếp theo của đường truyền đó là truyền dữ liệu tốc độ thấp – công suất thấp và trạng thái ULPS (Ultra Low-Power State). Hai trạng thái này sẽ được trình bày cụ thể ở các phần bên dưới. Suốt chế độ lưu thoát, bit mã hoá “Spaced-One-Hot” được sử dụng để truyền trên đường dây. Tức là khi giá trị bit logic “1” được truyền bao gồm một trạng thái LP-10 theo sau bởi một trạng thái LP-00 (spaces), tương tự khi giá trị bit logic “0” được truyền bao gồm một trạng thái LP-01 theo sau bởi một trạng thái LP-00 (spaces ). Nó hiệu chỉnh mã hoá dạng “One-Hot”, ở đó mỗi bit được phân tách bằng một trạng thái LP-00, tránh sự Trang 12/18
  13. chuyển mạch đồng thời các đường dây và đánh lừa sự xuất hiện tình cờ của trạng thái LP- 11, nó sẽ mang PHY về trạng thái dừng (stop state). Việc mã hoá bit này có một điểm lợi là nó tự định thời đồng bộ (self-clocking), bởi vì đồng hồ có thể được trích từ hai đường tín hiệu với chức năng EXOR. Vì vậy việc truyền dữ liệu ở chế độ Escape có thể là bất đồng bộ trên cùng đường dây. Nó huỷ bỏ việc cần đồng hồ chính xác ở các chế độ công suất thấp, điểm lợi nửa của nó là giảm công suất tiêu thụ. Chỉ có định thời tối thiểu giữa các trạng thái được yêu cầu khắc khe nhằm tránh các vấn đề can nhiễu. 7.2.1 Thông tin dữ liệu bất đồng bộ tốc độ thấp Đường dây tín hiệu CMOS logic bất đồng bộ cũng có khả năng truyền tải dữ liệu tốc độ thấp và công suất thấp. Nó có lợi khi dữ liệu truyền đi rất nhỏ và sẽ không hiệu quả nếu chúng ta sử dụng đường truyền tốc độ cao. Sau khi yêu cầu chế độ lưu thoát và mã ngõ vào 8-bit “11100001” để lựa chọn đặc tính truyền dữ liệu, luồng bít sẽ được truyền bất động bộ cho đến khi trạng thái đường link quay về LP-11. Do đặc tính của thông tin bất đồng bộ, đường truyền có thể bị dừng bất kỳ lúc nào. Sauk hi truyền tải dữ liệu công suất thấp, đường truyền (link) luôn luôn trở về trạng thái trạng thái dừng (Stop state). Một ví dự về việc truyền bản tin gồm 2 byte dữ liệu được mô tả ở hình 10 dưới đây: Hình 10: Thí dụ về truyền tải dữ liệu tự định thời công suất thấp Trang 13/18
  14. 7.2.2 Trạng thái nguồn siêu thấp Tín hiệu CMOS được chọn ở mức điện áp 1.2V độc lập từ điện áp cấp cho các IC vì các lý do tương thích. Điều đó có nghĩa là nếu nguồn cấp cho IC lớn hơn thì điện áp 1.2V có thể được tạo ra từ các chỉnh lưu. Điều đó có nghĩa là nó sử dụng một vài mức công suất tiêu thụ cụ thể. Ngoài ra, các mạch yêu cầu dòng biến thiên có thể tiết giảm được công suất tiêu thụ nếu nó biết được các mạch này không được sử dụng truyền tải xuyên suốt thời gian hoạt động. Vì lý do đó, một tính năng trạng thái ULPS được trang bị ở các đường truyền mang trạng thái LP-00 (trạng thái rỗng). ULPS được thể hiện thông qua trạng thái lưu thoát (Escape state) và một mạch mã hoá ngõ vào 8 bit. Nhằm đảm bảo tính khôi phục từ ULPS, sẽ có một trạng thái LP-00 tức thời trước khi trở về trạng thái dừng (Stop state), quá trình này chiếm ít nhất khoảng 1ms nhằm tái thiết lập tất cả các biến động và cho phép các mạch được thiết lập. 7.3 Nguyên tắc vận hành song công Một đặc tính đường kết nối khác đó là dải dữ liệu đảo cực có thể được truyền qua hướng đối diện trên cùng một đôi dây. Trường hợp này tương ứng chế độ truyền tín hiệu tốc độ thấp. Nó đặc biệt hữu dụng cho các tải bất đồng bộ cao, ở đó có thể loại bỏ các đôi dây riêng biệt dùng cho các tín hiệu phản hồi không đáng kể. Hình 11: Tín hiệu đảo chiều. Hình 11 mô tả sự kiện của đường truyền đảo cực, bên khởi nguồn truyền đi tín hiệu LP-11-10-00-10-00, đó là tín hiệu yêu cầu một Link đảo cực đến bên khởi thu. Nếu bên thu quan sát chuỗi này, nó sẽ phát lại chuỗi LP-00. Bên phát sẽ ngừng điều khiển phát trên đường này và giám sát phản hồi từ hướng đối diện. Bên khởi phát sẽ trở thanh bên Trang 14/18
  15. thu mới và ngược lại bên khởi thu sẽ trở thanh bên phát mới. Bên phát mới hoàn tất đảo cực bằng việc phát đi chuỗi LP-00 lần nữa trước khi quay về trạng thái dừng. Nếu dải đảo cực được hỗ trợ, hướng truyền tốc độ cao ngược lại có thể được sử dụng nhưng với tốc độ bị giảm đi ¼. Nguồn đồng bộ trê hướng này bị mất đi vì tín hiệu đồng bộ chỉ được truyền từ hướng chính sang hướng phụ. Vì vậy việc khôi phục dữ liệu trên hướng này chủ yếu dựa trên mẫu. Hoạt động và chuỗi tín hiệu trên hướng này tương ứng với hướng chính (hướng truyền dữ liệu tốc độ cao) nhưng tốc độ chỉ bằng ¼. 8. Đặc tính dải định thời Dải tín hiệu đồng hồ được kỳ vọng tương ứng với dải dữ liệu, tuy nhiên trong thực tế có nhiều điểm khác nhau quan trọng. Tín hiệu đồng hồ không thể đảo cực, nó tạo sự dễ dàng trong hoạt động và tăng cường tính bền vững. Dải clock không bao gồm chế độ lưu thoát thường xuyên với tất cả các đặc tính nêu trên, mà hỗ trợ ULPS thông qua chuỗi trạng thái đơn giản LP-11-10-00. Nó rất khả dụng trong trường hợp chế độ lưu thoát thường xuyên và đảo cực bị loại bỏ. Chế độ tốc độ cao trên dải đồng hồ tức là duy trì tín hiệu đồng bộ nhằm đồng bộ dữ liệu trong quá trình truyền dải dữ liệu. Dải tín hiệu clock phải truyền tải tín hiệu đồng bộ tốc độ cao xuyên suốt quá trình truyền tải dữ liệu. Trong các trường hợp khác nó có thể đặt ở chế độ dừng hoặc chuyển tới ULPS. 9. Cơ chế tích hợp Silicon và các kết quả đo lường Các PHY này được tích hợp trong công nghệ CMOS 65nm, chạy bằng nguồn 1.2V, cung cấp công suất tiêu thụ ở chế độ hoạt động tốc độ cao là 10mW/dải tần 800Mb/s . Ở chế độ nguồn thấp, công suất tiêu thụ tỷ lệ tuyến tính với tốc độ, khoảng cách và dải công suất từ xấp xỉ 0 cho đến vài mW ( thí dụ 10Mb/s xuyên qua khoảng liên kết 30cm). Trong ULPS công suất tiêu thụ giải xuống đến các mức thấp nhất. Hình 12 trình bày các bảng mạch nguyên mẫu và hình 13 trình bày việc đo lường tín hiệu cho việc bùng phát truyền dữ liệu tốc độ cao trong khảng ngắn tại tốc độ 800Mb/s Trang 15/18
  16. Figure 12: Các bảng mạch nguyên mẫu. Trang 16/18
  17. Hình 13: Khối dữ liệu ở tốc độ cao ở tốc độ 800Mb/s. Phía trên đầu: đo lường không cân bằng cho cả hai đường tín hiệu. Phía dưới: thu nhỏ phần đồng bộ và 6 byte tải dữ liệu. 10. Các ghi chú và kết luận Giải pháp nguồn hiệu quả cho giao diện cổng nối tiếp tốc độ cao đã được trình bày trên đây nhằm phục vụ cho nhu cầu tăng băng thông giao tiếp giữa các mạch IC trong các thiết bị di động. Việc tích hợp mạch vi phân tốc độ cao với tín hiệu CMOS không cân bằng (mạch ngắn, ngõ đơn) trên cùng một mạch tạo ra nhiều cơ hội cho việc hiệu chỉnh hoàn tất năng suất cho các nhu cầu thay đổi băng thông. Giải pháp này cũng cung cấp các cơ chế và đặc tính hoạt động đa năng; đó là sự linh hoạt về tốc độ, tiết kiệm chân cắm và giảm nhiễu từ trường so với các bus CMOS truyền thống. Lời cảm ơn Tôi chân thanh cảm ơn đến các đồng nghiệp ở NXP và các thanh viên trong nhóm làm việc tiêu chuẩn MIPI nhưng không tiện nêu tên ra đây. Đặc biệt cảm ơn Harold Perik, Tim Pontius, and Jeannet van Rens đã trình bày phản biện, kết hợp trong việc chuẩn hoá và hiệu đính tài liệu. Cảm ơn Vijayendra Paga về kết quả đo lường. Trang 17/18
  18. Tài liệu tham khảo 1. Mobile Indus try Proces sor Interface (MIPI) Alliance, www.mipi.org 2. Static field approximation of Maxwell equations if circuit dimensions are small compared to wavelength. Explained is several EM text books, for example: Field and Waves in Communication Electronics, S. Ramo, et al., John Wiley & Sons, 3rd edition, 1994, ISBN 0-47158551-3. 3. Assuming that proper signal s ettling requires the signal trans ition time to be >4x the propagation time, and that bit time for a strongly slew-rate limited signal is only 2x the signal transition time, this results in: 4 x Distance[m]/(VacuumSpeedOfLight[m/s ]/√ε )= 1/(2x Speed[bps]) Reworking for a typical relative dielectric constant εR
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2