Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p1
lượt xem 6
download
Hình 5.9: Sơ đồ mạch động lực điều khiển tốc độ quay động cơ Động cơ điện một chiều ta sử dụng có công suất định mức Pn = 15 W, điện áp định mức Un = 24 V. Dòng định mức đ−ợc xác định theo biểu thức.Khi phím Go được gõ thì quá trình nhận dữ liệu của kit thực sự bắt đầu. Kit báo sẳn sàng chờ máy tính gửi dữ liệu xuống. Đọc strobe cho tới khi bằng 1, để biết dữ liệu đã được gởi ra bus dữ liệu. Xuất Busy=1, ACK=0. Đọc dữ liệu và...
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p1
- h a n g e Vi h a n g e Vi XC XC e e F- F- w w PD PD er er ! ! W W Giáo trình hình thành phân mạch ứng dụng điều 2 O O N N y y bu bu LUAÂÄN VAÊN TOÁT NGHIEÄP to to chế thiết bị bán dẫn chứa các mạch logic điện tử k k lic lic C C w w w m m w w w w o o .c .c .d o .d o c u -tr a c k c u -tr a c k I. ÑAËT VAÁN ÑEÀ: Khi nhu caàu hoïc taäp ngaøy caøng cao thì thieát bò, phöông tieän daïy hoïc caøng ñoùng vai troø quan troïng, noù giuùp ngöôøi thaày dôõ vaát vaû trong vieäc truyeàn thuï kieán thöùc, giuùp ngöôøi hoïc nhanh choùng tieáp thu, ngoaøi ra coøn ñeå minh hoïa, chöùng thöïc moât caùch cuï theå nhöõng baøi hoïc mô hoà tröøu töôïng. Trong baøi naøy, ngöôøi thöïc hieän muoán ñeà caäp ñeán moân hoïc vi xöû lyù, laäp trình vi xöû lyù, moät moân hoïc mang yù nghóa thieát thöïc trong xaõ hoäi maø quaù trình coâng nghieäp hoùa, hieän ñaïi hoùa dieãn ra töøng ngaøy. Khi hoïc moân naøy, ngöôøi hoïc khoâng chæ ñöôïc hoïc veà caáu truùc vi xöû lyù caû phaàn cöùng laãn phaàn meàm, caùch keát noái vôùi caùc IC ngoaïi vi 8255, 8279, … maø coøn phaûi söû duïng thaønh thaïo Kit vi xöû lyù 8085,… Khi vieát moät chöông trình treân Kit vxl 8085 vaø ñeå kieåm nghieäm chöông trình ñoù thì ngöoøi hoïc phaûi qua caùc böôùc : Böôùc 1: Xaùc ñònh muïc ñích yeâu caàu cuûa chöông trình. Muïc ñích, yeâu caàu ñöôïc xaùc ñònh töø ñeà baøi, hoaëc moät nhu caàu thöïc teá, ñaây laø muïc ñích chung cuûa chöông trình. Ñeå thöïc hieän muïc ñích chung naøy, coù theå seõ phaûi qua nhieàu böôùc, maø moãi böôùc laø moät muïc ñích cuï theå môùi, ñöôïc giaûi quyeát baèng moät chöông trình nhoû hôn, phaùt sinh trong giai ñoaïn vieát löu ñoà. Böôùc 2: Veõ löu ñoà Löu ñoà duøng ñeå trình baøy caùch giaûi quyeát vaán ñeà, thöôøng thì ngoân ngöõ duøng trong löu ñoà khoâng phaûi laø moät ngoân ngöõ maùy xaùc ñònh naøo, löu ñoà thöïc chaát ñeå giuùp ngöôøi thaûo chöông chia nhoû moät chöông trình lôùn. Töø löu ñoà toång quaùt, coù theå veõ ra löu ñoà chi tieát. Böôùc 3: Vieát chöông trình baèng ngoân ngöõ gôïi nhôù(ngoân ngöõ Assembler). Böôùc 4: Chuyeån sang maõ maùy. Böôùc 5: Nhaäp maõ maùy vaøo Kit baèng phím. Böôùc 6: Chaïy thöû chöông trình vaø kieåm tra keát quaû. Moät chöông trình ñöôïc vieát phaûi ñöôïc chaïy thöû vaø kieåm tra keát quaû, keát quaû phaûi ñuùng trong moïi tröôøng hôïp cho pheùp (ñieàu kieän ñaët ra tröôùc) cuûa chöông trình, vaø töø keát quaû kieåm tra maø phaùn ñoaùn, nhaän ñònh loãi ñeå söûa chöông trình töø ñaâu, coù khi phaûi söûa laïi caû löu ñoà. Trong caùch laøm treân, ta nhaän thaáy coù nhöõng khoù khaên rieâng sau: Quaù trình dòch töø ngoân ngöõ gôïi nhôù sang maõ maùy (böôùc 4), ñoøi hoûi söï quen thuoäc baûng tra maõ, neáu khoâng vieäc naøy chieàm nhieáu thôøi gian, vaø vieäc kieåm tra laïi cuõng chieám khoâng ít thôøi gian. Taïi nhöõng leänh jump, nhöõng leänh call, caàn phaûi xaùc ñònh ñòa chæ cuï theå, chính xaùc cuûa oâ nhôù roài môùi xaùc ñònh ñöôïc leänh jump. Vieäc naøy chæ hoaøn taát khi chöông trình ñöôïc dòch sang maõ maùy gaàn nhö ñaày ñuû. ÔÛ giai ñoaïn nhaäp maõ maùy (böôùc 5), ñeå nhaäp nhanh thì phaûi nhôù vò trí phím, phaûi nhaäp chính xaùc ñeå traùnh thôøi gian doø ñeå söûa moät chöông trình nhaäp sai. Ñeå nhaäp moät byte caàn goõ 3 phím vaø phaûi ñoái chieáuqua laïi giöõa baûn dòch chöông trình, noäi dung hieån thò treân caùc led 7 ñoaïn cuøng vôùi ñòa chæ oâ nhôù vaø baøn phím. Ñoái vôùi nhöõng ai trong giai ñoaïn khôûi ñaàu hoïc laäp trình vi xöû lyù, thì 2 vieäc treân luoân xaåy ra nhaàm laãn gaây maát nhieàu thôøi gian voâ ích.
- h a n g e Vi h a n g e Vi XC XC e e F- F- w w PD PD er er ! ! W W O O . N N y y bu bu 6 LUAÂÄN VAÊN TOÁT NGHIEÄP to to k k lic lic C C w w w m m w w w w o o .c .c .d o .d o c u -tr a c k c u -tr a c k Töø vaán ñeà ñaët ra nhö ôû chöông 1 ñaõ trình baøy, ngöôøi thöïc hieän ñeà taøi ñaõ tieán haønh giaûi quyeát theo höôùng sau: Xaùc ñònh thieát bò giao tieáp: Kit vi xöû lyù 8085 ñaõ coù saün caùc IC ngoaïi vi 8255 laøm nhieäm vuï giao tieáp, chæ caàn choïn IC, xaùc ñònh ñòa chæ cuûa IC ñoù, ñòa chæ cuûa caùc port vaøo ra, mode hoaït ñoäng cuûa caùc port, xaùc ñònh caùc ñie åm noái keát phaàn cöùng vôùi maùy tính vaø vieát chöông trình nhaän, phaùt döõ lieäu. Xaùc ñònh coång giao tieáp: ñoái vôùi maùy tính: choïn coång LPT1 (maø sau naøy coù theå phaùt trieån ñeå coù theå söû duïng caû LPT2, COM1, COM2) vôùi phöôùng phaùp giao tieáp song song baát ñoàng boä. Xaây döïng giao dieän treân maøn hình maùy tính:Yeâu caàu caàn coù …… vaø phuø hôïp vôùi ngöôøi söû duïng. Sau ñoù tieán haønh vieát giaûi thuaät, vaø baét tay vaøo vieát chöông trình. ÔÛ ñaây, ngöôøi thöïc hieän ñaõ vieát chöông trình truyeàn döõ lieäu trong moâi tröôøng Borland C 3.1. Trong quaù trình vieát, phaûi giaûi quyeát nhöõng khoù khaên phaùt sinh moät caùch cuï theå. Vieát chöông trình truyeàn, nhaän döõ lieäu vôùi Kit. Gheùp noái caùc phaàn laïi. Thöû nghieäm. Söûa loãi. Phöông phaùp chuû yeáu laø tham khaûo taøi lieäu vaø thöïc nghieäm
- h a n g e Vi h a n g e Vi XC XC e e F- F- w w PD PD er er ! ! W W . O O N N y y bu bu 8 LUAÂÄN VAÊN TOÁT NGHIEÄP to to k k lic lic C C w w w m m w w w w o o .c .c .d o .d o c u -tr a c k c u -tr a c k I. KIT THÖÏC TAÄP VI XÖÛ LYÙ 8085: Kit thöïc taäp vi xöû lyù 8085 laø moät loaïi maùy tính chuû yeáu phuïc vuï cho muïc ñích hoïc taäp vaø nghieân cöùu thieát keá veà lónh vöïc vi xöû lyù. Kit naøy, xuaát phaùt taïi tröôøng ÑH Sö phaïm kyõ thuaät – Trung taâm Vieät-Ñöùc, vaø do nhu caàu hoïc taäp vaø nhu caàu thöïc teá, caùc giaùo vieân trong boä moân Ñieän-Ñieän töû cuûa tröôøng ñaõ caûi tieán cho phuø hôïp. Maët khaùc, sinh vieân thuoäc khoa, trong caùc ñeà taøi toát nghieäp, ñoà aùn moân hoïc, cuøng vôùi söï höùng thuù, ñaõ tham khaûo, tìm hieåu veà caáu taïo vaø nguyeân lyù hoaït ñoäng, vaø môû roäng theâm moät soá chöùc naêng cho kit. Moät Kit thöïc taäp vi xöû lyù thöôøng coù caùc phaàn chính ñöôïc trình baøy trong sô ñoà khoái ôû (Hình 1). Vôùi muïc ñích cuûa ñeà taøi naøy laø giao tieáp song song neân trong Kit 8085, chæ caàn quan taâm ñeán 8085 vaø boä leänh 8085, 8255, 8279. I.1. SÔ LÖÔÏC VI XÖÛ LYÙ 8085: Vi xöû lyù (microprocessor) laø moät thieát bò baùn daãn chöùa caùc maïch logic ñieän töû coù khaû naêng xöû lyù caùc döõ lieäu, chöông trình töø ngoaøi ñöa vaøo ñeå ñieàu khieån caùc IC, thieát bò keát noái theo muïc ñích ñònh tröôùc. I.1.1. Caáu truùc phaàn cöùng: I.1.1.1. Caáu truùc beân ngoaøi: 8085 laø moät boä vi xöû lyù 8 bit do Intel saûn xuaát, ñaàu tieân vaøo naêm 1977. Noù coù khaû naêng ñònh ñòa chæ cho boä nhôù tôùi 64 Kbyte, IC naøy coù 40 chaân, daïng DIP, söû duïng nguoàn ñôn + 5V. Chöùc naêng, daïng tín hieäu, traïng thaùi caùc chaân cuûa 8085 ñöôïc cho ôû baûng sau: Baûng 1: Chaân Kyù hieäu In/out 3 state YÙ nghóa 1,2 X1, X2 I X1, X2 laø 2 ngoõvaøo cuûa maïch dao ñoäng. Taàn soá ngoõ vaøo ñöôïc chia cho 2 bôûi maïch chia beân trong. Taàn soá laøm vieäc cöïc ñaïicuûa: 8085A: 6MHz 8085A-2: 10MHz 8085A-1:12MHz 3 Reset Out O Cho bieát CPU ñang reset. Tín hieäu naøy coù theå duøng ñeå reset caùc thaønh phaàn khaùc trong maïch. 4 SOD O Serial Output: ngoõ ra döõ lieäu noái tieáp ñöôïc xaùc ñònh bôûi leänh SIM.
- h a n g e Vi h a n g e Vi XC XC e e F- F- w w PD PD er er ! ! . W W O O N N y y bu bu 9 LUAÂÄN VAÊN TOÁT NGHIEÄP to to k k lic lic C C w w w m m w w w w o o .c .c .d o .d o c u -tr a c k c u -tr a c k 5 SID I Serial Input: ngoõ vaøo döõ lieäu noái tieáp, döõ lieäu naøy ñöôïc naïpaøobit thöù 7 cuûa thanh ghi Accumulator khi thöïc hieän leänh RIM. 6 TRAP I Trap: tín hieäu khoâng ngaên ñöôïc. Ngoõ vaøo trap ñöôïc kích bôûi caïnh leân. 7,8,9 RST 7.5, 6.5, 5.5 I Restart Intrerupt Repuest: laø caùc tín hieäu ngaét coù theå ngaên ñöôïc. RST 7.5 coù theå ñöôïc kích baèng caïnh, RST 6.5 vaø 5.5 coù theå ñöôïc kích baèng möùc. 10 INTR I Interrupt: laø tín hieäu ngaét thoângduïng coù theå che ñöôïc leänh kích baèng möùc. 11 INTA\ O Interrupt Acknowledge: tín hiweäu duøng ñeå baùo cho thieát bò yeâu caàu ngaét INTR bieát raèng microprocessor ñaõ chaáp nhaän yeâu caàu ngaét vaø thieát bò yeâu caàu ngaét haõy ñaët leänh leân bus döõ lieäu. 19-12 AD7-AD0 I/O-3 Address/Data bus: caùc ñöôøng döõ lieäu vaø caùc ñöôøng ñòa chæ ñöôïc tích hôïp chung vôùi nhau. Ôû traïng thaùi T1 cuûa chu kyø maùy, caù ngoõ naøy ñoùng vai troø laø caùc ngoõ ra ñòa chæ. Caùc traïng thaùi coøn laïi cuûa chu kyø maùy, noù ñoùng vai troø laø caùc ñöôøng döõ lieäu. 20 Vss Ground. 28-22 A15-A8 O-3 Address bus:caùc ngoõ naøy ñöôïc duøng ñeå xuaát 8 bit ñòa chæ cao. 30 ALE O Address Latch Ennable: ngoõ naøy taï ra moät xungôû traïng thaùi T1 cuûa chu kyø maùy ñeå xaùc ñònh A15 -A8 vaø AD7-AD0 laø caùc ñöôøng ñòa chæ. 31 WR \ O-3 Write: duøng ñeå xaùc ñònh icroprocessor ñang thöïc hieän leänh ghi döõ lieäu leân boä nhôù hay IO. 32 RD\ O-3 Read: duøng ñeå xaùc ñònh
- h a n g e Vi h a n g e Vi XC XC e e F- F- w w PD PD er er ! ! . W W O O N N y y bu bu 10 LUAÂÄN VAÊN TOÁT NGHIEÄP to to k k lic lic C C w w w m m w w w w o o .c .c .d o .d o c u -tr a c k c u -tr a c k microprocessor ñang thöïc hieän leänh ñoïc döõ lieäu töø boä nhôù hay IO. 29,33,34 S0,S1, IO/M\ O,O-3 Machine Cycle Status: 3 bit naøy cho bieát traïng thaùi chu kyø maùy. IO/M\ S1 S0 Traïng thaùi 0 0 1 Memory Write 0 1 0 Memory Read 0 1 1 Op-code fetch. 1 0 1 IO write. 1 1 0 IO read. 1 1 1 Interrupt Ackowledge. Ôû traïng thaùi döøng (halt), S1=S2=0 vaø IO/M\ ôû traïng thaùi toång trôû cao. Trong khoaûng thôøi gian Hold vaø reset thì traïng thaùi cuûa S0 vaø S1 khoâng xaùc ñònh,IO/M\ ôû traïng thaùi toång trôû cao. Thöôøng thì caùc bit WR\, RD\ vaø IO/M\ duøng ñeå xaùc ñònh traïng thaùi laøm vieäc cuûa bus nhö: memory read, memory write, IO read, IO write. 35 READY I Ready laø tín hieäu traû lôøi töø boä nhôù hoaëc thieát bò ngoaïi vi IO cho microprocesser bieát ñeå microprocessor coù theå hoaøn thaønh chu kyø maùy ñang thöïc hieän. 36 RESET IN I Reset: ngoõ vaøo reset 8085 ñeå trôû veà traïng thaùi ban ñaàu cuûa noù. Tín hieäu naøy phaûi ôû möùc 0 khoaûng 3 chu kyø xung clock. 37 CLK O Clock out: ngoõ ra tín hieäu clock ñeå cung caáp cho caùc thieát bò khaùc. Taàn soá cuûa noù baèngtaàn soá ngoõ vaøo chia 2.
- h a n g e Vi h a n g e Vi XC XC e e F- F- w w PD PD er er ! ! W W O O . N N y y bu bu 11 LUAÂÄN VAÊN TOÁT NGHIEÄP to to k k lic lic C C w w w m m w w w w o o .c .c .d o .d o c u -tr a c k c u -tr a c k 38 HLDA O Hold Ackowledge: tín hieäu ngoõ ra cho bieát tín hieäu hold ñaõ ñöôïc chaáp nhaän vaø CPU seõ ôû traïng thaùi Hold ôû chu kyø xung clock tieáp theo. 39 HOLD I Hold request: nhaän tín hieäu yeâu caàu ngöng töø boä ñieàu khieån DMA. 40 Vcc Power: nguoàn cung caáp +5V. Caùc chaân cuûa IC ñöôïïc boá trí nhö hình veõ sau (hình 2): X1 Vcc 1 40 X2 2 39 HOLD RESET(OUT) 3 38 HLDA SOD CLK(OUT) 4 37 RESET IN SID 5 36 TRAP READY 6 35 IO/M RST7.5 7 34 S1 RST6.5 8 33 RD RST5.5 9 32 8085 INTR 10 31 WR INTA 11 30 ALE AD0 12 29 S0 AD1 13 28 A15 AD2 14 27 A14 AD3 15 26 A13 AD4 16 25 A12 AD5 17 24 A11 AD6 A10 18 23 AD7 A9 19 22 Vss 20 21 A8 8085 Pinout Hình 2: Sô ñoà chaân vaø caùc tín hieäu cuûa 8085
- . 12 LUAÂÄN VAÊN TOÁT NGHIEÄP Toaøn boä caùc tín hieäu cuûa 8085 coù theå ñuôïc phaân thaønh 6 nhoùm: (1) Tuyeán ñòa chæ (2) Tuyeán döõ lieäu (3) Caùc tín hieäu traïng thaùi vaø ñieàu khieån (4) Nguoàn cung caáp vaø caùc tín hieäu taàn soá (5) Caùc ngaét vaø caùc tín hieäu taàn soá (6) Caùc coång I/O noái tieáp +5V GND 1 2 40 20 X1 X2 Vcc Vss Serial SID 5 28 A15 I/O 4 SOD High Outer Ports Address Bus TRAP 6 21 A8 RST 7.5 7 RST 6.5 8 RST 5.5 9 10 Interrupts INTR 8085 19 AD7 and Externally Multiplexed Initiated Address/Data Bus Signals READY 35 12 AD0 39 HOLD 36 30 ALE RESET IN 29 S0 33 S1 Control 34 IO/M and 32 RD Status Signals 31 WR 11 INTA 18 HLDA 21 21 RESET CLK OUT OUT Hình 3: caùc nhoùm hoaït ñoäng cuûa 8085 I.1.1.2. Caáu truùc beân trong 8085: 8085ù bao goàm ñôn vò logic vaø soá hoïc ALU (Arithmetic and Logic Unit), ñôn vò ñònh thôøi vaø ñieàu khieån (Timing and Control Unit) , boä giaûi maõ vaø thanh ghi leänh (Instruction Register and Decoder), daõy thanh ghi ( Register Array), ñieàu khieån ngaét (Interrupt Control) vaø ñieàu khieån I/O noái tieáp (Serial I/O Control) (xem hình 4).
- . LUAÂÄN VAÊN TOÁT NGHIEÄP 13 INTA RST 6.5 TRAP SID INTR RST 5.5 RST 7.5 SOD Interrupt Control Serial I/O Control 8 Bit Internal Data Bus Instruction Accumulater Temp. Reg. Multiplexer Register (8) (8) (8) (8) (8) W Z Temp. Reg. Temp. Reg. (8) (8) B C Reg. Reg. Flag (8) (8) Register D E Flip Flops Array Re Reg. Reg. (8) (8) g. H L Instruction Reg. Reg. Sel Decoder Arithmatic and ect Stack Pointer Logic Machine Unit (16) Cycle Encoding Program Counter (ALU) (16) (8) Incrementer / Decrementer Address Lactch (16) Power Supply +5V GND X1 CLK Timing and Control (8) (8) GEN Control Reset X2 Status DMA Address Buffer Data Address Buffer CLK OUT IO/M RD WR ALE S0 S1 HLDA AD15 - AD8 AD7 - AD0 RESET OUT Address Bus Address Data Bus READY HOLD RESET IN Hình 4: Sô ñoà khoái chöùc naêng cuûa 8085 I.1.2. Caáu truùc phaàn meàm: Taäp leänh cuûa 8085 Moät leänh (Instruction) laø moät maãu nhò phaân (binary pattern) ñöôïc thieát keá beân trong vi xöû lyù ñeå thöïc hieän moät chöùc naêng cuï theå (Instruction set), xaùc ñònh caùc chöùc naêng maø vi xöû lyù coù theå thöïc hieän. Taäp leänh cuûa 8085 coù 74 leänh (hôn 8080 hai leänh), caùc leänh naøy coù theå ñöôïc phaân thaønh 5 nhoùm chöùc naêng : Caùc hoaït ñoäng (sao cheùp) truyeàn döõ lieäu Caùc hoaït ñoäng toaùn hoïc Caùc hoaït ñoäng logic Caùc hoaït ñoäng reõ nhaùnh Vaø, caùc hoaït ñoäng ñieàu khieån Taäp leänh vi xöû lyù 8085 ñöôïc phaân thaønh 3 nhoùm tuyø theo kích côõ töø : 1. Caùc leänh moät töø hoaëc 1 byte 2. Caùc leänh hai töø hoaëc 2 byte 3. Caùc leänh ba töø hoaëc 3 byte
- . 14 LUAÂÄN VAÊN TOÁT NGHIEÄP Leänh moät byte chöùa maõ hoaït ñoäng (Op code) vaø toaùn töû (Operand) trong cuøng moät byte. Trong leänh hai byte, byte thöù nhaát neâu leân maõ hoaït ñoäng vaø theo sau laø toaùn töû. Ñoái vôùi leänh ba byte, byte ñaàu tieân cho bieát maõ hoaït ñoäng, 2 byte theo sau laø döõ lieäu (noäi dung hoaëc ñòa chæ) 16 bit. I.2. IC NGOAÏI VI 8255: I.2.1. Caáu truùc: I.2.1.1. Phaàn cöùng: 8255 laø moät thieát bò I/O giao tieáp song song, noù coù theå ñöôïc laäp trình ñeå truyeàn döõ lieäu döôùi caùc ñieàu kieän khaùc nhau, töø I/O ñôn giaûn ñeán I/O coù ngaét. Noù khaù linh hoaït, ña naêng vaø tinh teá (khi coù nhieàu coång I/O ñöôïc ñoøi hoûi), nhöng cuõng phöùc taïp. Noù laø moät thieát bò I/O phoå duïng coù theå ñöôïc söû duïng vôùi haàu heát baát kyø boä vi xöû lyù naøo. 8255 coù 40 chaân daïng DIP nhö hình 5. 8255 Group A PA3 40 PA4 1 Group I/O Port A PA7-PA0 PA2 39 PA5 A 2 Control (8) PA1 38 PA6 3 PA0 37 PA7 4 RD 36 WR 5 CS 35 RESET 6 Group A GND 34 D0 7 Bidirectional I/O Port C Data Bus PA7-PA0 A1 33 D1 Upper 8 (4) A0 32 D2 9 Data PC7 31 D3 10 Bus Buffer PC6 30 D4 11 Group A PC5 29 D5 12 D7-D0 I/O Port C PA7-PA0 PC4 28 D6 13 Lower (4) PC0 27 D7 14 PC1 26 Vcc 15 PC2 25 16 PB7 Group RD PC3 24 17 PB6 Read B WR Group I/O Write Port PB0 23 18 PB5 A PA7-PA0 Control A1 B Control Logic PB1 22 19 PB4 (8) A0 PB2 21 20 PB3 RESET CS Hình 5 : sô ñoà chaân vaø Sô ñoà khoái cuûa 8255 Baûng 2: Baûng lieät keâ chöùc naêng caùc chaân IC 8255
- . 15 LUAÂÄN VAÊN TOÁT NGHIEÄP Teân caùc chaân Chöùc naêng D7 – D0 Data bus (Bi – Direction) RESET Rest Input CS\ Chip Select RD\ Read Input WR \ Write Input A0, A1 Port Address PA7 – PA0 Port A PB7 – PB0 Port B PC7 – BC0 Port C Sô ñoà khoái treân hình 5. trình baøy hai coång 8 bit (A vaø B) vaø hai coång 4 bit (CU vaø CL) boä ñieän tuyeán döõ lieäu, vaø logic ñieàu khieån. Hình 5.9 (b) trình baøy moät sô ñoà ñôn giaûn hoùa nhöng môû roäng cuûa caáu truùc beân trong, chöùa moät thanh ghi ñieåu khieån. Sô ñoà khoái naøy chöùa taát caû caùc phaàn töû cuûa moät thieát bò laäp trình; coång C thöïc hieän chöùc naêng töông töï chöùc naêng cuûa thanh ghi traïng thaùi, ngoaøi ra coøn cung caáp caùc tín hieäu baét tay. I.2.1.2. Phaàn meàm: Töø ñieàu khieån Hình 6 trình baøy moät thanh ghi ñöôïc goïi laø thanh ghi ñieàu khieån (control register). Noäi dung cuûa thanh ghi naøy, goïi laø töø ñieàu khieån (control word), neâu roõ moät chöùc naêng I/O cho moãi coång. Thanh ghi coù theå ñöôïc xaâm nhaäp ñeå ghi töø ñieàu khieån. Khi A0 vaø A1 ôû möùc logic 1, nhö ñaõ ñeà caäp ôû treân. Thanh ghi naøy khoâng theå bò xaâm nhaäp ñoái vôùi hoaït ñoäng Ñoïc. Bit D7 cuûa thanh ghi ñieàu khieån neâu roõ hoaëc chöùc naêng I/O hoaëc chöùc naêng Ñaët/Ñaët laïi bit nhö phaân loaïi trong Hình 5.8 (b). Neáu D7 = 1caùc bit D6 D5 quyeát ñònh caùc chöùc naêng I/O ôû caùc moát khaùc nhau. Neáu bit D7 = 0, coång C hoaït ñoäng ôû moát Ñaët/Ñaët laïi bit (BSR). Töø ñieàu khieån BSR khoâng aûnh höôûng ñeán caùc chöùc naêng cuûa caùc coång A vaø B.
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p10
5 p | 61 | 8
-
Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p9
10 p | 58 | 7
-
Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p8
10 p | 41 | 7
-
Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p5
10 p | 52 | 7
-
Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p4
10 p | 59 | 7
-
Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p3
10 p | 67 | 7
-
Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p2
10 p | 66 | 7
-
Quá trình hình thành giáo trình phân tích phương pháp nghiên cứu hệ thống truyền tải dữ liệu số trong hệ thống con chuyển mạch GSM p8
10 p | 98 | 6
-
Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p7
10 p | 56 | 6
-
Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p6
10 p | 60 | 6
-
Giáo trình hình thành phân đoạn ứng dụng nguyên lý cấu tạo của hệ thống mạch từ p7
10 p | 65 | 5
-
Giáo trình hình thành phân đoạn ứng dụng cấu tạo Mosfet với tín hiệu xoay chiều p3
10 p | 88 | 5
-
Quá trình hình thành giáo trình thiết kế và nguyên lý chung của phần cứng ngoài của bộ vi xử lý và bộ nhớ qua hệ thống mạch Z80 p6
10 p | 81 | 5
-
Giáo trình hình thành phân đoạn ứng dụng nguyên lý cấu tạo của hệ thống mạch từ p9
7 p | 73 | 5
-
Giáo trình hình thành phân đoạn ứng dụng nguyên lý cấu tạo của hệ thống mạch từ p6
10 p | 65 | 4
-
Giáo trình hình thành phân đoạn ứng dụng nguyên lý cấu tạo của hệ thống mạch từ p8
10 p | 77 | 4
-
Giáo trình hình thành phân đoạn ứng dụng nguyên lý cấu tạo của hệ thống mạch từ p5
10 p | 56 | 3
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn