Giáo trình xử lý ảnh y tế Tập 4 P14

Chia sẻ: Cinny Cinny | Ngày: | Loại File: PDF | Số trang:6

Thêm vào BST

Báo xấu

113
lượt xem 7
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

hiệu. Nếu tín hiệu này được giải điều chế về tần số tín hiệu gốc thì các xung đồng bộ sẽ chia các tín hiệu này thành các quãng chia đồng bộ. Các xung đồng bộ dòng và các xung đồng bộ mành được dùng loại bỏ các thiếu hụt khi hiện thị ảnh trên CRT.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình xử lý ảnh y tế Tập 4 P14

VIA và VRA, thay đ ổi hoặc VIA hoặc VRA là cần thiết để bảo đảm hoạt động chính xác. Xem xét tương tự áp dụng lên chân nạp trong cổng B. Hình 16.26 Sơ đồ khối và các chân của IC CCD 321 B2. 440
Hình 16.27 Mạch điều khiển xung nhịp. Hình 16.28 Mạch phối hợp đầu vào cho nhiều CCD. Hình 16.29 Mạch phối hợp đầu ra cho nhiều CCD. 441
H ình 16.30 Mạch lọc thông thấp để loại bỏ xung nhịp. Chúng ta vừa xem xét thiết kế của Kaufman và một số người khác nữa. Cho các ứng dụng HDTV, các thiết kế sẽ phải dùng các phần tử chất lượng cao hơn như khuếch đại thuật toán Comlinear CLC411 và đa nhiệm Comlinear CLC532. Các phần tử này được thiết kế một cách đặc biệt cho các ứng dụng của truyền hình phân giải cao. CLC411 là một khuếch đại video nguyên khối tốc độ cao 15V với một dải thông 200 -Mhz. Tốc độ quét của nó là 2300 V micro giây. CLC532 là một dồn kênh 2:1 có độ biến dạng thấp (80 dBc). Bài tập 16.6 Tôi nghĩ bạn bây giờ tự mình xây d ựng mạch điện cho bạn. Cái mà bạn cần làm là xây dựng đúng các khối và các ph ần tử để bạn bắt đầu. Gọi đến cho một công ty sản xuất CCD (ví dụ nh ư TI hoặc Fairchild Weston) và rút ra m ột danh sách giá cả và m ột catalo. Làm tương tự cho các khuếch đại thuật toán video và các bộ dồn kênh. Dựa trên cơ sở tin tức bạn có, thiết kế các mạch điện trễ CCD dùng hai CCD mà có thể dùng cho thiết kế các bộ lọc 2  2 lai ho ặc số tương lai. Để xây dựng và kiểm tra mạch bạn cần nguồn cung cấp, một mạch cắm thử, một máy hiện sóng 100 Mhz với một bộ tạo sóng TV và các ph ần tử pha tạp các. Thiết kế và xây dựng mạch điện dây trễ. Khi bạn chắc chắn thiết kế hoạt động, bạn bắt đầu thiết kế mạch in. Để thực hiện phần n ày của dự án, bạn cần một phần mềm thiết kế mạch in như HiWIRE II từ tập đoàn Wintek, và ph ần cứng cho phép bạn làm mạch in. Nếu bạn chưa có khái niệm gì về lĩnh vực này, tôi đ ề nghị bạn nên đọc cuốn sách J.Goldberg. Đây là một cuốn sách hay (xấp xỉ 100 trang) miêu tả cách tạo một mạch in. 16.8.2 Thiết kế của các phần xử lý tương tự Phần xử lý tương tự tính y(kT,t), và dùng các tổng trọng lượng, biến đổi và tích phân. Các phần tử này đư ợc thực hiện bằng Kaufman dùng LM318. Một điểm cần nhớ ở đây là các xung đồng bộ dòng đ ược dùng đ ể xoá điện áp trên các tụ lúc bắt đầu mỗi dòng quét mới. Thiết kế của các mạch điện này rất đơn giản, và chi tiết cho các mạch rời rạc đ ược tìm thấy trong các cuốn sách điện tử như Microelectronic Circuit của Sedra và Smith (xuất bản bởi nh à xuất bản Saunders College), là một phần trong một loạt sách kỹ thuật điện của Holt, Rinehart và Winston. Bài tập 16.7 1. Dùng sơ đồ mạch của hình 16.7 để thực hiện lọc thông cao. Để thiết kế hàm truyền đạt dùng chương trình thiết kế cho trong chương 15. 2. Thiết kế và thực hiện một bộ lọc 2-D răng lược. 442
Thực hiện tiếp theo đ ược đưa ra, cũng bởi Kaufman và những người khác nữa, là một bộ lọc thời gian thực đồng h ình dùng cấu trúc tương tự tâm thu 2- D IIR. K ỹ thuật mà ông ấy dùng ở đây là một dạng S/H của mạch điện trong hình 16.15, mà đòi hỏi bốn CCD. Bộ lọc đồng hình cần một mạch logarit đặt trước thiết kế và một mạch đối logarit đặt sau bộ lọc 2-D. Chúng được giới thiệu trong hình 16.31 và 16.32. Các hệ số dùng thực hiện bộ lọc là:  0.09347  0.07165  0.04925   a     0.07165 1.79010  0.87585 ij   0.04295  0.87585 0.46525    Hình 16.31 Mạch đảo logarit. 443
Hình 16.32 Mạch đối logarit. và  1.0  0.45083  0.00833   b    0.45083 0.26831 0.00681  ij  0.00833 0.00681 0.00292    Thiết kế của các PE. Sơ đồ mạch điện của một PE được giới thiệu trong hình 16.33. Nó dùng khuếch đại thuật toán EL2020C (Elantec). Đây là m ột IC nguyên khối tốc độ cao (dải băng 50 MHz) có hồi tiếp dòng, thiết kế đặc biệt cho video và các ứng dụng khác m à đòi hỏi tốc độ quét cao, tiêu tốn ít năng lượng. Khuếch đại thuật toán chất lượng cao hơn (200 Mhz) được thiết kế cho các HDTV và các ứng dụng tốc độ cao khác như EL400 (Elantec) đư ợc sản xu ất dưới dạng DIP mini 8 chân m à dạng chân ra tương thích với EL2020C. Để thực hiện trễ một điểm, một dây trễ thụ động được dùng. Một điểm trễ thì b ằng (63.55 s)/(910 điểm)  70 ns n ếu CCD 321 của Fairchild Weston được dùng. Dây trễ thụ động được dùng là 1514 -70D (Các thiết bị trễ dữ liệu). Kiểu dây trễ 1514-70D có th ời gian trễ Td = 70 ns và đặc tính trở kháng z0 = 250  . Dây trễ n ày được sản xuất dưới dạng SIP bốn chân không chiếm nhiều chỗ trên vỉ mạch. Các ảnh của mạch điện cuối cùng được giới thiệu trong h ình 16.34 (mạch điện dây trễ) và hình 16.35 (mạch điện đồng h ình). Cấu trúc này được kiểm tra trên các ảnh trực tiếp. Hình 16.36 và 16.37 giới thiệu ảnh trước và sau khi lọc 444
dùng thiết kế phần cứng. Tác động lọc đồng hình là rất rõ ràng. Hình 16.33 Mạch thực hiện khuếch đại cho PE. H ình 16.34 Mạch điện dây trễ trên b ảng mạch CCD. 445