intTypePromotion=1

Kỹ thuật vi điều khiển-p2

Chia sẻ: Dovan Phan | Ngày: | Loại File: PDF | Số trang:9

0
277
lượt xem
119
download

Kỹ thuật vi điều khiển-p2

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'kỹ thuật vi điều khiển-p2', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:
Lưu

Nội dung Text: Kỹ thuật vi điều khiển-p2

  1. 1. Giới thiệu 2. Sơ đồ khối và chân (block and pin diagrams) 3. Tổ chức bộ nhớ 4. Các thanh ghi chức năng đặc biệt (SFR) 5. Dao động và hoạt động reset 6. Tập lệnh 7. Các mode định địa chỉ 8. Lập trình IO 9. Tạo trễ 10.Lập trình Timer/Counter 11.Lập trình giao tiếp nối tiếp 12.Lập trình ngắt 13.Lập trình hợp ngữ Xung & Hoi 1
  2. 2-1. Sơ đồ khối External by Timers, Serial Port On-chip Timer/Counter ROM for Interrupt Timer 1 On-chip Counter program Control RAM Inputs Timer 0 code T1,T0 CPU Serial Bus 4 I/O Ports Port OSC Control TxD RxD /EA P0 P1 P2 P3 ALE RST Address/Data /PSEN Xung & Hoi 2
  3. 2-2. So sánh các thành viên họ 8051 Specification 8031 8051 8751 8951 8052 8752 Code Mem on 0K 4K 4K 4K 8K 8K chip (bytes) ROM EPROM Flash ROM EPROM Data Mem on 128 128 128 128 256 256 chip (bytes) Timers 2 2 2 2 3 3 I/O pins 32 32 32 32 32 32 Serial Port 1 1 1 1 1 1 Interrupt 5 5 5 5 6 6 sources Xung & Hoi 3
  4. 2-3. Sơ đồ chân P1.0 1 40 Vcc P0.0(AD0) P1.1 2 39 P0.1(AD1) P1.2 3 38 8051 P0.2(AD2) P1.3 4 37 P0.3(AD3) P1.4 5 36 P0.4(AD4) P1.5 6 35 P0.5(AD5) P1.6 7 34 P0.6(AD6) P1.7 8 33 P0.7(AD7) RST 9 32 (RXD)P3.0 10 31 EA/VPP (TXD)P3.1 ALE/PROG 11 30 (INT0)P3.2 12 29 PSEN P2.7(A15) (INT1)P3.3 13 28 (T0)P3.4 P2.6(A14) 14 27 (T1)P3.5 P2.5(A13) 15 26 P2.4(A12) 16 25 (WR)P3.6 P2.3(A11) (RD)P3.7 17 24 P2.2(A10) XTAL2 18 23 P2.1(A9) XTAL1 19 22 P2.0(A8) GND 20 21 Xung & Hoi 4
  5. Các chân 8051 (phần 1) § Vcc (chân 40): üCung cấp nguồn cho chip ü+5V § GND (chân 20): đất § XTAL1 & XTAL2 (chân 19, 18) ü2 chân cung cấp xung clock ngoài üCách 1: dao động dùng thạch anh üCách 2: dao động từ nguồn xung clock TTL bên ngoài üQuan hệ giữa chu kỳ máy và XTAL Xung & Hoi 5
  6. Các chân 8051 (phần 2) § RST (chân 9): reset üinput & kích hoạt mức cao üĐể đảm bảo hoạt động reset xảy ra, xung kích khởi phải kéo dài ít nhất là 2 chu kỳ máy üGiá trị các thanh ghi chịu tác động bởi hoạt động reset, xem bảng trong phần 5 bài giảng üMạch reset có chống rung Xung & Hoi 6
  7. Các chân 8051 (phần 3) Ø /EA (chân 31): External Access ü/EA nối mass chỉ định rằng code lưu trên bộ nhớ ngoài ü/PSEN & ALE dùng cho ROM ngoài üVới 8051, 8031, 8032 thì /EA nối Vcc ü“/”: chỉ định tác động mức thấp Ø /PSEN (chân 29): Program Store Enable üOutput, cho phép truy xuất bộ nhớ chương trình ngoài üNối tới chân /OE của ROM/EPROM üKhi thực thi chương trình ở ROM nội, /EA được gán mức 1, (khi đó /PSEN được tự động giữ ở mức 1) Xung & Hoi 7
  8. Các chân 8051 (phần 4) Ø ALE (pin 30):Address Latch Enable ØLà chân output cho phép chốt địa chỉ để giải đa hợp (de- multiplexing) bus dữ liệu và bus địa chỉ ØALE xuất tín hiệu để chốt địa chỉ (byte thấp địa chỉ 16-bit) vào 1 thanh ghi ngoài trong suốt nửa đầu của chu kỳ bộ nhớ (memory cycle). Trong nửa chu kỳ bộ nhớ còn lại, P0 sẽ xuất/nhập dữ liệu ØALE có f=1/6fclock ØCó 1 ngoại lệ: trong thời gian thực thi lệnh MOVX, một xung ALE bị bỏ qua Ø Cổng I/O: P0, P1, P2, & P3. Mỗi cổng: 8 chân. Xung & Hoi 8
  9. Các cổng I/O Ø 4 cổng I/O Port 0 (chân 32-39) :P0 (P0.0〜P0.7) Port 1 (chân 1-8) :P1 (P1.0〜P1.7) Port 2 (chân 21-28) :P2 (P2.0〜P2.7) Port 3 (chân 10-17) :P3 (P3.0〜P3.7) Mỗi cổng có 8 chân Đánh tên P0.X (X=0,1,...,7), P1.X, P2.X, P3.X Ex:P0.0 là bit 0 (LSB) của P0 Ex:P0.7 là bit 7 (MSB) của P0 8 bits này cấu thành 1 byte Mỗi cổng có thể được dùng như input hay output Xung & Hoi 9
ADSENSE
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2