Mạch logic tổ hợp - Phần 5

Chia sẻ: Nguyễn Nhi | Ngày: | Loại File: PDF | Số trang:39

Thêm vào BST

Báo xấu

132
lượt xem 26
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tài liệu tham khảo chuyên đề kỹ thuật số về Mạch logic tổ hợp - phần 5 Các vi mạch tổ hợp và lưu ý khi sử dụng

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Mạch logic tổ hợp - Phần 5

1.5 CÁC VI M CH T H P VÀ LƯU Ý KHI S D NG. 1.5.1 M T S KHÁI NI M C N BI T. 1.5.2 CÁC THÔNG S K THU T C A IC S . 1.5.3 CÁC H IC S . 1.5.4 GIAO TI P GI A CÁC H IC S .
1.5.1 M T S KHÁI NI M C N BI T • Tín hi u tương t và tín hi u s - Tín hi u tương t là tín hi u có biên bi n thiên liên t c theo th i gian. - Tín hi u s là tín hi u có biên gián o n v th i gian và ư c lư ng t hóa v m c. Trong các m ch i n, t/h s thư ng là i n áp hay dòng i n có m t trong hai m c "cao" ho c "th p" trong t ng kho ng th i gian nh t nh.
• M ch tương t và m ch s - Các m ch i n t t o ho c x lý tín hi u tương t ư c g i là m ch tương t . - Các m ch i n t t o ho c x lý tín hi u s ư c g i là m ch s . Các m ch s có th ư c s n xu t v i tích h p ngày càng cao. Tùy theo s c ng logic trong m t vi m ch, ngư i ta phân lo i vi m ch s như sau: + SSI-Small Scale Integrated, s c ng < 10;
+ MSI-Medium Scale Integrated 10 < s c ng < 100; + LSI-Large Scale Integrated 100 < s c ng < 1000; + VLSI-Very Large Scale Integrated 1000 < s c ng < 10.000; + ULSI-Ultra Large Scale Integrated s c ng > 10.000.
• Bi u di n các tr ng thái Logic 1 và 0 Các m ch s có th ư c qui ư c logic dương ho c logic âm. Trong các m ch v i logic dương, i n th cao bi u di n logic 1, i n th th p bi u di n logic 0. Trong các m ch v i logic âm thì ngư c l i. Ví d , các m ch logic h TTL, m c i n th t 2,4 n 5 V là m c logic 1, m c i n th t 0 n 0,4 V là m c logic 0. Kho ng n m gi a 0,4 n 2,4 V là kho ng không xác nh.
1.5.2 CÁC THÔNG S KT C A IC S Các i lư ng i n c trưng • Công su t tiêu tán (Power requirement) • Kh năng ch u t i (Fan-Out) • Th i tr truy n (Propagation delays) • Tích s công su t-v n t c (speed- power • product) • Tính mi n nhi u (noise immunity) • Logic c p dòng và logic nh n dòng
• Các i lư ng i n c trưng. - VCC: i n th ngu n (power supply).Thí d , v i IC s h TTL, VCC=5±0,5 V , h CMOS VDD=3-15V (Ngư i ta thư ng dùng ký hi u VDD và VSS ch ngu n và mass c a IC h MOS) – - VIH(min): i n th u vào m c cao (High level input voltage) nh nh t. - VIL(max): i n th u vào m c th p (Low level input voltage) l n nh t. - VOH(min): i n th u ra m c cao (High level output voltage) nh nh t.
- VOL(max): i n th u ra m c th p (Low level output voltage) l n nh t. - IIH: Dòng i n u vào m c cao (High level input current). - IIL: Dòng i n u vào m c th p (Low level input current). - IOH: Dòng i n u ra m c cao (High level output current). - IOL: Dòng i n u ra m c th p (Low level output current). - ICCH,ICCL: Dòng i n tiêu th (ch y qua) c a IC khi u ra l n lư t m c cao và th p.
• Công su t tiêu tán (Power requirement). M i IC tiêu th m t công su t t ngu n VCC (hay VDD). Công su t tiêu tán này xác nh b i i n th ngu n và dòng i n tiêu th c a IC. Do dòng tiêu th thay i gi a hai tr ng thái cao và th p nên công su t tiêu tán s ư c tính t dòng trung bình và là công su t tiêu tán trung bình: P(avg)=ICC(avg).VCC . Trong ó: ICC(avg)=(ICCH+ICCL):2. Các c ng logic h TTL có công su t tiêu tán hàng mW, còn h MOS thì ch hàng W.
• Kh năng ch u t i (Fan-Out). Kh năng này ch ra s u vào l n nh t có th n i v i m t u ra c a m ch logic cùng lo i, nói lên kh năng ch u t i c a m t m ch logic. Fan-OutH = IOH / IIH (UL-Unit Load); Fan-OutL = IOL / IIL (UL); Khi s d ng các vi m ch s , ngư i ta dùng giá tr nh nh t trong hai giá tr trên.
• Th i tr truy n (Propagation delays). Th i tr truy n là kho ng th i gian gi ch m c a tín hi u u ra so v i tín hi u u vào c a m t m ch logic. Có hai lo i th i tr truy n: th i tr truy n t th p lên cao tPLH và th i tr truy n t cao xu ng th p tPHL. Tùy theo h IC, th i tr truy n thay i t vài ns n vài trăm ns. Th i tr truy n càng l n thì t c làm vi c c a IC càng nh .
• Tích s công su t-v n t c (speed- power product). ánh giá ch t lư ng IC, ngư i ta dùng i lư ng tích s công su t-v n t c ó là tích s công su t tiêu tán và th i tr truy n. Thí d h IC có th i tr truy n là 10 ns và công su t tiêu tán trung bình là 50 mW thì tích s công su t- v n t c là: 10 ns x 5 mW =10.10-9 x 5.10-3 = 50x10-12 watt-sec = 50 picojoules (pj). M t IC có ch t lư ng càng t t khi tích s công su t-v n t c càng nh .
• Tính mi n nhi u (noise immunity) Tính mi n nhi u c a m t m ch logic là kh năng ch ng nhi u c a m ch và ư c xác nh b i l nhi u. L nhi u là s chênh l ch c a các i n th VOH(min) v i VIH(min) và VOL(max) v i VIL(max) nên ta có 2 giá tr l nhi u: - L nhi u m c cao: VNH = VOH(min) - VIH(min). - L nhi u m c th p: VNL = VIL(max) - VOL(max).
Khi u vào có m c cao, n u t/h nhi u có giá tr âm và biên >VNH s làm cho i n th u vào rơi vào vùng b t nh và m ch không nh n ra ư c t/h vào thu c m c logic nào. Khi u vào m c th p, tín hi u nhi u có tr dương và biên >VNL s ưa m ch vào tr ng thái b t nh.
• Logic c p dòng và logic nh n dòng. M t m ch logic thư ng g m nhi u t ng k t n i v i nhau. S trao i dòng i n gi a hai t ng: t ng c p tín hi u và t ng nh n tín hi u (t ng t i) th hi n b i logic c p dòng và logic nh n dòng. Khi u ra m ch logic 1 m c cao, nó c p dòng IIH cho u vào c a m ch logic 2, vai trò như m t t i n i mass nh n dòng. Khi u ra m ch logic 1 m c th p, nó nh n dòng IIL t u vào c a m ch logic 2 xem như n i v i ngu n VCC
1.5.3 CÁC H IC S - Công ngh ch t o m ch s có các h : RTL (Resistor-transistor logic), DCTL (Direct couple-transistor logic), RCTL (Resistor- Capacitor-transistor logic), DTL (Diod- transistor logic), ECL (Emitter- couple logic) v.v.... - Hi n nay t n t i hai h có nhi u tính năng k thu t cao như th i tr truy n nh , tiêu hao công su t ít là: TTL (transistor-transistor logic) và h MOS (metal-oxyde-semiconductor).
H TTL • C ng cơ b n h TTL • Các ki u m ch ra c tính các lo t TTL •
• C ng cơ b n h TTL Xét c ng NAND 3 u vào. Khi m t trong các u vào A, B, C xu ng m c 0, T1 d n ưa n T2 ngưng, T3 ngưng, u ra Y lên cao; khi c 3 u vào lên cao, T1 ngưng, T2 d n, T3 d n, u ra Y xu ng th p.
T CL là t ký sinh t o b i s k t h p gi a u ra c a t ng c p v i u vào c a t ng t i, khi T3 ngưng, t n p i n qua R4 và khi T3 d n, t phóng qua T3 do ó th i tr truy n c a m ch quy t nh b i R4 và CL. Khi R4 nh m ch ho t ng nhanh nhưng công su t tiêu th l n, mu n gi m công su t ph i tăng R4 nhưng như v y th i tr truy n s l n. gi i quy t khuy t i m này ng th i th a mãn m t s yêu c u khác, ngư i ta ã ch t o các c ng logic v i các ki u m ch ra khác nhau.