zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Kỹ Thuật - Công Nghệ

» Điện - Điện tử

Nghiên cứu nâng cao đặc tính mosfet bằng cách thay đổi vật liệu lớp cách điện

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:5

Báo xấu

26
lượt xem 2
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Việc mở rộng quy mô của chất bán dẫn oxide metal bổ sung CMOS (Complementary Metal Oxide Semiconductor) đã dẫn đến lớp SiO2 (Silicon dioxide) được sử dụng làm điện môi cổng trở nên quá mỏng (~1.4 nm) làm cho dòng điện rò cổng quá lớn.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Nghiên cứu nâng cao đặc tính mosfet bằng cách thay đổi vật liệu lớp cách điện

Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2020) Nghiên Cứu Nâng Cao Đặc Tính MOSFET Bằng Cách Thay Đổi Vật Liệu Lớp Cách Điện Tô Hồng Tân, Võ Đình Hiếu và Thân Hồng Phúc* Khoa Điện – Điện tử, Trường Công Nghệ, Đại Học Duy Tân 3 Quang Trung, Hải Châu, Đà Nẵng, Việt Nam Email: thanhongphuc@duytan.edu.vn Abstract— Việc mở rộng quy mô của chất bán dẫn oxide tác giả đã tìm hiểu và nghiên cứu cách thức hoạt động metal bổ sung CMOS (Complementary Metal Oxide của bóng bán dẫn transistor hiệu ứng trường MOSFET Semiconductor) đã dẫn đến lớp SiO2 (Silicon dioxide) (Metal Oxide Semiconductor Field Effect Transistor), được sử dụng làm điện môi cổng trở nên quá mỏng (~1.4 các vật liệu được sử dụng làm đế bán dẫn MOSFET, nm) làm cho dòng điện rò cổng quá lớn. Do đó, thay thế các vật liệu cách điện mới được sử dụng làm điện môi SiO2 bằng một vật liệu oxide mới có độ dày vật lý lớn cổng MOSFET, cũng như những khó khăn trong việc hơn và có hằng số điện môi cao hơn (high-k) như HfO2, đưa được những vật liệu mới vào sử dụng và việc phải Al2O3 là cần thiết. Bằng cách sử dụng các vật liệu high-k thu nhỏ MOSFET ở mức tối ưu nhất. này, chúng ta có thể tăng độ dày của lớp cách điện để giảm dòng rò cổng nhưng vẫn đảm bảo duy trì được tính Để đáp ứng được nhu cầu ngày càng phát triển của năng của bóng bán dẫn MOSFET (Metal Oxide công nghệ, ngành bán dẫn đã thay đổi liên tục và phát Semiconductor Field Effect Transistor). Tuy nhiên, triển rất nhanh trong những năm qua. Theo sau sự phát những vật liệu high-k này lại có các đặc tính điện tử kém triển đó là các thiết bị bán dẫn ngày càng được thiết kế hơn SiO2, chẳng hạn như xu hướng kết tinh và nồng độ nhỏ lại nhờ đưa vào sử dụng vật liệu Si (Silicon), mà từ cao của các khiếm khuyết điện tử. Vì vậy, các nghiên cứu đó chúng ra đã tạo ra được những tấm Si Wafer. Trên chuyên sâu đang được tiến hành để phát triển các vật các tấm Si Wafer đó cho phép chúng ta tăng rất nhiều liệu oxide này thành các vật liệu mới có tính năng vượt số lượng transistor, nhờ vậy mới tăng được hiệu suất trội và độ tin cậy cao. Ngoài ra, ứng dụng phần mềm mô làm việc lên rất nhiều lần. Tuy nhiên với nhu cầu phát phỏng NanoHUB trong nghiên cứu vật liệu và linh kiện bán dẫn cũng được đề cập trong bài báo này. triển ngày càng cao, chúng ta lại phải nghiên cứu ra được những chất bán dẫn mới có thể cho phép thiết kế Keywords- Vật liệu cách điện, metal oxide nhỏ hơn nữa và có các đặc tính vật lý tối ưu hơn nhưng semiconductor field effect transistor (MOSFET), mô vẫn phải đảm bảo duy trì độ ổn định bởi Si gần như đã phỏng, NanoHUB. đến giới hạn về các đặc tính vật lý. Vì vậy, vấn đề đang đặt ra là cần phải tìm ra một vật liệu bán dẫn mới có thể đáp ứng mọi yêu cầu trên và phải tốt hơn Si để có I. GIỚI THIỆU thể sớm thay thế cho Si [1 – 5]. Vào năm 1945, chiếc máy tính đầu tiên được ra đời có tên là ENIAC, ENIAC có thể tính toán các phép tính Để đáp ứng yêu cầu về chi phí thấp hơn nữa, trong vòng 30 phút trong khi con người phải mất một ngành công nghiệp bán dẫn đã giảm đáng kể kích ngày mới thực hiện xong. Thế nhưng ENIAC lại nặng thước trong khi đó vẫn phải đảm bảo duy trì tính năng đến 30 tấn, với diện tích chiếm hết một căn phòng và tối thiểu để chế tạo vi mạch tích hợp đến phạm vi nm tiêu tốn năng lượng rất lớn. (nanomet). Việc giảm kích thước tỷ lệ với việc nâng cao tính năng của bóng bán dẫn MOSFET. Trong Ngày nay, máy tính hay các thiết bị điện tử như MOSFET, sự giảm liên tục về độ dày lớp cách điện điện thoại thông minh là những thứ thiết yếu không thể thiếu được cho mỗi cá nhân. Điều này đã chứng minh SiO2 – vật liệu thông dụng nhất được sử dụng làm cho sự phát triển nhanh chóng của ngành công nghiệp màng mỏng oxide cổng – đang được nghiên cứu trong điện tử trong suốt nhiều thập kỉ qua. Tất cả đều là nhờ suốt những năm qua. Độ dày SiO2 phải được giảm để vào công nghệ bán dẫn. Công nghệ bán dẫn đã khiến nâng cao đặc tính của các linh kiện bán dẫn bởi vì các cho các thiết bị của chúng ta nhanh hơn, ít tốn năng chất điện môi mỏng hơn sẽ cải thiện các đặc tính của lượng hơn và đặc biệt là ngày càng nhỏ hơn. Các bóng kênh ngắn. Việc thu nhỏ liên tục các thiết bị trong bán dẫn ngày nay đã có tốc độ nhanh hơn và có diện ngành công nghiệp điện tử là công nghệ tiên phong. Sự tích nhỏ hơn rất nhiều so với vài thập kỉ trước. Với tồn tại của giới hạn độ dày cho SiO2 vào khoảng 10–12 tiềm năng tăng trưởng của các nước đang phát triển Å. Để giải quyết vấn đề này, chúng ta vẫn giữ Si là vật như hiện nay sẽ giúp cho ngành công nghiệp bán dẫn liệu đế bán dẫn cơ bản nhưng sẽ phải sử dụng vật liệu phát triển hơn nữa trong tương lai. Trong bài báo này, mới có độ bền cao làm vật liệu điện môi cổng thay thế ISBN: 978-604-80-5076-4 345
Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2020) cho vật liệu thông thường là SiO2. Trong số đó, NanoHUB để thực hiện mô phỏng trong nghiên cứu vì hafnium dioxide (HfO2) đang nổi lên là vật liệu có tiềm tính ưu việt, tiện lợi và độ tin cậy cao của phần mềm năng lớn nhất thay thế SiO2, do chủ yếu có hằng số này [12]. điện môi cao và có tính ổn định khi tiếp xúc với bề mặt Si từ đó tạo ra một bề mặt chung [6 – 11]. Mặc dù, B. Thiết Lập Các Điều Kiện Mô Phỏng HfO2 có tính ổn định về mặt nhiệt động lực học chống lại sự phân hủy tổng thể dưới dạng Hf và SiO2 khi phát Trong bài báo này, nhóm tác giả đã sử dụng MOSFET triển trên bề mặt Si. Tuy nhiên phản ứng giữa các bề loại p kênh dẫn n như hình 1 bao gồm: một đế tinh thể mặt vẫn có thể xảy ra mà từ đó hình thành một lớp bán dẫn Si loại p gọi tắt là p-Si, trên đế tạo hai vùng màng mỏng oxit giữa HfO2 và bề mặt Si. Hơn nữa, việc dẫn điện giàu điện tử loại n và đồng thời tạo hai chân nghiên cứu các khiếm khuyết có thể xảy ra liên quan cực là cực nguồn S (Source) và cực máng D (Drain) đến việc di chuyển số lượng nguyên tử trên bề mặt cho hai vùng dẫn điện n. Trên bề mặt hai vùng này tạo phân cách cũng là vấn đề quan trọng. một lớp cách điện mỏng loại SiO2. Cực cửa G (Gate) ở chính giữa nằm cách ly với kênh n qua lớp cách ly SiO2 và cực cửa G được phủ một lớp kim loại thường là Al. II. PHƯƠNG PHÁP NGHIÊN CỨU Trong khảo sát sự phụ thuộc đặc tính của MOSFET vào chiều dày mỗi loại vật liệu của lớp cách điện thì A. Giới Thiệu Phần Mềm Nghiên Cứu NanoHUB chiều dài L của kênh dẫn n được giữ cố định L = 100 Tác giả đã sử dụng phần mềm mô phỏng vật liệu và nm là chiều dài tối thiểu đã được thiết lập sẵn và không linh kiện bán dẫn có tên là NanoHUB để thực hiện thể giảm được hơn nữa trong NanoHUB. Điện áp cực nghiên cứu trong bài báo này. NanoHUB.org cung cấp cửa VG cũng được giữ cố định là 3 V, tác giả chỉ thay dịch vụ và có cộng đồng hơn 65.000 người dùng tại đổi chiều dày của mỗi lớp cách điện và thay đổi vật hơn 172 quốc gia với khả năng mô phỏng trực tuyến. liệu của lớp cách điện. Đối với tất cả các vật liệu cách Với hơn 85 công cụ mô phỏng, các tài liệu liên quan về điện, chiều dày cực tiểu của lớp cách điện trong phần công nghệ nano, hơn 1000 tài nguyên trên nanohub mềm mô phỏng NanoHUB là 10 nm. Khi chiều dày của được cung cấp miễn phí cho mọi đối tượng sử dụng. lớp cách điện lớn hơn 50 nm thì dòng điện cực máng ID NanoHUB còn cung cấp nguồn tài liệu miễn phí dành trong đặc tính I – V của MOSFET hầu như không thay cho việc nghiên cứu, giáo dục và cộng tác trong lĩnh đổi được nữa, do đó chiều dày cực đại của lớp cách vực công nghệ nano được phát triển bởi “Mạng lưới điện được tác giả thiết lập trong bài báo này là 50 nm. công nghệ nano máy tính (NCN) do NSF tài trợ”. NanoHUB giúp cho người dùng tìm hiểu về công nghệ nano, cung cấp các tài liệu bao gồm các bài thuyết trình trực tuyến, khóa học, modules, tài liệu giảng dạy... Điều quan trọng nhất là NanoHUB cung cấp rất nhiều công cụ mô phỏng mà người dùng có thể mô phỏng trực tiếp trên website mà không cần phải cài đặt phần mềm hay sử dụng bất kỳ thiết bị nào khác. Các mô phỏng thực tế không chạy trực tiếp trên máy tính của người dùng mà thực hiện trên một chương trình phụ trợ phức tạp có thể phân phối tải tính toán tới các tài nguyên tính toán của NanoHUB tại Đại học Purdue, Mỹ hoặc trên lưới tính toán. NanoHUB cũng cung cấp môi trường cộng tác thông qua không gian làm việc, các cuộc họp trực tuyến, nhóm người dùng và các trang phát triển wiki. Hầu hết các ứng dụng của NanoHUB đều dành cho ngành điện tử, từ các mô hình thiết bị bán dẫn cho đến mô phỏng các dây nano. Công cụ mô phỏng các chất bán dẫn của NanoHUB có thể giải quyết các vấn đề về các chấm lượng tử, cộng hưởng trong diode, ống nano carbon, dây nano, điểm nối của PN, tụ điện, MOSFET, finFET, và những thứ khác. Khả năng mô phỏng trên Hình 1. Các điều kiện thiết lập cho mô phỏng p - Si MOSFET NanoHUB cũng khác với hầu hết các phương tiện mô kênh dẫn n khi độ dày lớp cách điện SiO2 là cực đại dmax = 50 phỏng trực tuyến khác. nm. Người dùng có thể tương tác và thiết lập thử nghiệm số liệu của họ, xem kết quả, so sánh giữa các lần chạy mô Đối với các thông số mô phỏng được thiết lập cố định phỏng khác nhau. Nhóm tác giả đã chọn phần mềm như trong hình 1 thì dòng điện cực máng ID khi độ dày ISBN: 978-604-80-5076-4 346
Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2020) của lớp cách điện SiO2 là cực đại dmax = 50 nm được thể hiện trong hình 2 và cực tiểu dmin = 10 nm được thể hiện trong hình 3. Khi MOSFET hoạt động thì cực nguồn S được nối với đế bán dẫn và nối đất nên điện áp cực nguồn VS = 0 V. Các điện áp đặt vào các chân cực cửa G và cực máng D là so với chân cực nguồn S. Nguyên tắc cung cấp nguồn điện cho các chân cực sao cho hạt dẫn đa số chạy từ cực nguồn S qua kênh dẫn về cực máng D để tạo nên dòng điện cực máng ID. Điện áp đặt vào cực cửa VG có chiều sao cho MOSFET hoạt động ở chế độ giàu hạt dẫn hoặc ở chế độ nghèo hạt dẫn. Nguyên lý hoạt động của p – Si MOSFET kênh dẫn n như sau: 1. Để các điện tử tự do chuyển động từ cực nguồn S về cực máng D thì đặt một điện áp trên cực máng D thỏa mãn điều kiện VDS > 0 và giữ không đổi. 2. Khi VGS = 0 thì dưới tác dụng của điện áp VDS, các điện tử tự do chuyển động từ cực nguồn S về cực máng D tạo nên dòng điện cực máng ID. 3. Nếu VGS > 0 thì càng có nhiều điện tử tự do được hút về kênh làm nồng độ hạt dẫn trong kênh tăng Hình 3. Dòng điện cực máng ID của p - Si MOSFET kênh dẫn n khi độ dày lớp cách điện SiO2 là cực tiểu dmin = 10 nm. lên, dẫn đến độ dẫn điện của kênh tăng lên và dòng điện ID tăng lên. Chế độ làm việc này gọi là chế độ giàu hạt dẫn. III. KẾT QUẢ 4. Nếu VGS < 0 thì các điện tử tự do bị đẩy ra xa kênh Kết quả tính toán giá trị dòng điện cực máng ID của làm mật độ hạt dẫn trong kênh giảm xuống, độ dẫn MOSFET phụ thuộc vào độ dày lớp cách điện và sự điện của kênh giảm xuống và dòng điện ID giảm thay đổi vật liệu của lớp cách điện dựa vào kết quả mô xuống. Chế độ làm việc này gọi là chế độ nghèo phỏng đặc tính I – V của MOSFET bằng ứng dụng hạt dẫn. NanoHUB được trình bày ở bảng 1 và hình 4 dưới đây. Bảng 1. Bảng đo đạc giá trị dòng điện cực máng ID của MOSFET khi thay đổi độ dày và khi thay đổi vật liệu của lớp cách điện. Độ dày Dòng điện cực máng ID [mA] khi lớp điện áp cực cửa cố định là VG = 3 [V] cách điện d SiO2 HfO2 Al2O3 HfSiO4 [nm] 10 8.0 71.0 23.2 29.2 15 4.4 47.0 14.3 18.2 20 2.7 34.0 9.9 12.8 25 1.8 28.0 7.2 9.6 30 1.0 21.0 5.5 7.4 35 0.7 19.0 4.3 5.9 40 0.5 15.0 3.4 4.8 45 0.2 12.0 2.7 3.9 50 0.1 11.0 2.2 3.3 Hình 2. Dòng điện cực máng ID của p - Si MOSFET kênh dẫn n khi độ dày lớp cách điện SiO2 là cực đại dmax = 50 nm. ISBN: 978-604-80-5076-4 347
Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2020) Số liệu thống kê ở bảng 2 giúp chúng ta hiểu rõ và lý giải được khuynh hướng thay đổi của kết quả ở hình 4. Trong đồ thị hình 4, giá trị dòng điện cực máng ID của MOSFET khi độ dày lớp cách điện HfO2 là 50 nm có giá trị lớn hơn khoảng 1.3 lần so với giá trị ID của MOSFET khi độ dày lớp cách điện SiO2 là 10 nm. Như vậy, nếu chúng ta sử dụng HfO2 làm vật liệu của lớp cách điện cổng thì chúng ta vẫn có thể tăng độ dày của lớp cách điện HfO2 để giảm dòng điện rò cổng trong khi vẫn duy trì được tính năng của MOSFET. Qua các kết quả nghiên cứu trên, các vật liệu được dùng làm lớp cách điện cổng có hằng số điện môi tĩnh càng cao thì tính năng của MOSFET vẫn được duy trì Hình 4. Sự phụ thuộc của giá trị dòng điện cực máng ID của khi tăng độ dày vật lý lớp cách điện cổng. Từ đó có thể MOSFET vào độ dày và sự thay đổi vật liệu của lớp cách khẳng định rằng kết quả nghiên cứu mà tác giả thực điện khi điện áp cực cửa được giữ cố định là VG = 3 [V]. hiện dựa trên phần mềm mô phỏng NanoHUB là chính xác [12]. Từ bảng 1 và hình 4, chúng ta thấy rõ ràng là khi độ dày của lớp cách điện tăng lên thì giá trị dòng điện cực máng ID của MOSFET giảm xuống hay nói cách khác IV. KẾT LUẬN để tăng tính năng của MOSFET thì việc giảm độ dày Trong bài báo này, tác giả đã nghiên cứu sự thay đổi của lớp cách điện cổng là cần thiết. Sự thay đổi này xảy vật liệu của lớp cách điện cổng để nâng cao tính năng ra đúng với bất kỳ vật liệu của lớp cách điện nào. Tuy của các thế hệ MOSFET tiếp theo, từ đó đề xuất các nhiên, khi độ dày của lớp cách điện giảm xuống đáng vật liệu cách điện tốt nhất sử dụng cho các đế tinh thể kể thì dòng điện rò cổng lại tăng lên vượt mức cho bán dẫn mới. Để tăng tính năng MOSFET, tác giả đã phép, dẫn đến tính năng của MOSFET giảm xuống chỉ ra là có thể thay thế vật liệu cách điện phổ biến thấp đến mức không thể ứng dụng được trong thực tế là SiO2 bằng các vật liệu cách điện có hằng số điện môi vấn đề không thể bỏ qua được [13, 14]. Vì vậy, việc tĩnh cao (high-k) như: HfO2, HfSiO4 và Al2O3. Ngoài khảo sát tính năng của MOSFET phụ thuộc vào sự thay ra, tác giả đã khảo sát và khẳng định được việc sử dụng đổi vật liệu của lớp cách điện cổng có hằng số điện môi phần mềm mô phỏng NanoHUB cho vật liệu và linh tĩnh cao (high-k) là rất quan trọng. kiện bán dẫn vẫn cho ra kết quả chính xác. Hơn nữa, từ số liệu ở bảng 1 và hình 4, trong trường hợp độ dày lớp cách điện d = 10 nm thì ID khi sử dụng HfO2 tốt hơn nhiều so với SiO2 (hơn khoảng 8.8 lần) và TÀI LIỆU THAM KHẢO tốt nhất trong bốn chất, đối với Al2O3 thì ID gấp khoảng [1] D. A. Muller, T. Sorsch, S. Moccio, F. H. Baumann, K. Evans- 2.9 lần so với SiO2 và đối với HfSiO4 thì ID gấp hơn Lutterodt and G. Timp, “The electronic structure at the atomic khoảng 3.6 lần so với SiO2. Để giải thích cho điều này, scale of ultrathin gate oxides,” Nature 399, 758, 1999. tác giả đã thống kê hằng số điện môi tĩnh (k), độ rộng [2] G. D. Wilk, R. M. Wallace and J. M. Anthoy, “High-κ gate dielectrics: Current status and materials properties vùng cấm thực nghiệm và độ lệch vùng dẫn (đồng considerations,” J. Appl. Phys. 89, 5243, 2001. thuận) của Si đối với các vật liệu của lớp cách điện [3] D.A. Buchanan, E.P. Gusev, E. Cartier, et al., “80 nm Poly- khác nhau. Silicon Gated n-FETs with Ultra-Thin Al 203 Gate Dielectric for ULSI Applications,” IEDM Tech. Dig., 2000, p. 223. Bảng 2. Hằng số điện môi tĩnh (k), độ rộng vùng cấm thực [4] A. Chin, Y. H. Wu, S. B. Chen, C. C. Liao, and W. J. nghiệm và độ lệch vùng dẫn (đồng thuận) của Si trên các vật Chen, “High Quality La2O3 and Al2O3 Gate Dielectric with liệu là ứng cử viên cổng điện môi. Equivalent Oxide Thickness 5-10 Å,” VLSI Symp. Tech. Dig., p. 16, 2000. [5] H. Watanabe, “Interface engineering of Hằng số Độ rộng CB bù a ZrO2/SiO2/SiZrO2/SiO2/Si layered structure by in điện môi vùng cấm [eV] situ reoxidation and its oxygen-pressure-dependent thermal tĩnh k [eV] stability,” Appl. Phys. Lett. 78, 3803, 2001. Si 1.1 [6] H. Watanabe, N. Ikarashi and F. Ito, “La–silicate gate dielectrics fabricated by solid phase reaction between La metal SiO2 3.9 9.0 3.2 and SiO2SiO2 underlayers,” Appl. Phys. Lett. 83, 3546, 2003. Si3N4 7.0 5.3 2.4 [7] H. Watanabe, M. Saitoh, N. Ikarashi and T. Tatsumi, “High- Al2O3 9.0 8.8 2.8 quality HfSixOyHfSixOy gate dielectrics fabricated by solid HfO2 25.0 5.8 1.4 phase interface reaction between physical-vapor-deposited metal–HfHf and SiO2SiO2 underlayer,” Appl. Phys. Lett. 85, HfSiO4 11.0 6.5 1.8 449, 2004. La2O3 30.0 6.0 2.3 ISBN: 978-604-80-5076-4 348
Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2020) [8] C. Hobbs et al., “Fermi-Level Pinning at the Poly-Si/Metal Education and Research,” in Proc. of IEEE Conf. on Oxide Interface,” Tech. Dig. VLSI Technol., p. 9, 2003. Nanotechnology, Sept. 2008. [9] K. Shiraishi, K. Yamada, K. Torii, Y. Akasaka, K. Nakajima, [13] H. Yang, and G. Lucovsky, “Integration of ultra-thin (1.6 ~ 2.0 M. Kohno, T. Chikyow, H. Kitajima and T. Arikado, “Physics nm) RPECVD oxynitride gate dielectrics into dual poly-Si gate in Fermi level pinning at the polySi/Hf-based High-k oxide submicron CMOSFETs,” IEDM Tech. Dig., pp. 245, 1999. interface,” Tech. Dig. VLSI Technol., p. 108, 2004. [14] H. Harris, K. Choi, N. Mehta, A. Chandolu, N. Biswas, G. [10] L. Kang, B. H. Lee, W. – J. Qi, Y. Jeon, R. Nieh, S. Gopalan, Kipshidze, S. Nikishin, S. Gangopadhyay, and H. Temkin, K. Onishi, J. C. Lee, “Electrical characteristics of highly “HfO2 gate dielectric with 0.5 nm equivalent oxide thickness,” reliable ultra-thin hafnium oxide gate dielectric,” IEEE Elect. Appl. Phys. Lett., 81 (6), pp. 1065, 2002. Dev. Lett., 21, pp. 181, 2000. [11] M. Houssa, “High-k Gate Dielectrics,” Institute of Physics Publishing, Pennsylvania, 2004. [12] G. Klimeck, M. McLennan, M. S. Lundstrom, and G. B. Adams, “nanoHUB.org - Online Simulation and More Materials for Semiconductors and Nanoelectronics in ISBN: 978-604-80-5076-4 349

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí

65 tài liệu

2430 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.