Phân tích phương thức truyền thông bất đồng bộ giữa các tập tin theo các chuẩn phân biệt DTE,DCE p3

Chia sẻ: Safs Gdfghdf | Ngày: | Loại File: PDF | Số trang:9

Thêm vào BST

Báo xấu

58
lượt xem 5
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

TxRDY (chân 15) báo số liệu truyền sẵn sàng. - RxRDY (chân 14) báo số liệu nhận sẵn sàng. - Syn/Break : chỉ đồng bộ/ đứt dòng tin. d. Nhóm tín hiệu ghép nối với máy phát xung nhịp: - TxC : nhịp truyền. - RxC : nhịp nhận. 2. Khởi động 8251A: Sau khi Chip 8251A được Reset, một Byte được ghi vào thanh ghi chọn Mode để chọn Protocol mong muốn. Có thể Reset bằng cách dùng chân RST (Reset cứng lúc bật nguồn) hoặc khi ghi bit D1 = 1 vào thanh ghi lệnh (Reset mềm)....

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Phân tích phương thức truyền thông bất đồng bộ giữa các tập tin theo các chuẩn phân biệt DTE,DCE p3

- TxRDY (chaân 15) baùo soá lieäu truyeàn saün saøng. - RxRDY (chaân 14) baùo soá lieäu nhaän saün saøng. - Syn/Break : chæ ñoàng boä/ ñöùt doøng tin. d. Nhoùm tín hieäu gheùp noái vôùi maùy phaùt xung nhòp: - TxC : nhòp truyeàn. - RxC : nhòp nhaän. 2. Khôûi ñoäng 8251A: Sau khi Chip 8251A ñöôïc Reset, moät Byte ñöôïc ghi vaøo thanh ghi choïn Mode ñeå choïn Protocol mong muoán. Coù theå Reset baèng caùch duøng chaân RST (Reset cöùng luùc baät nguoàn) hoaëc khi ghi bit D1 = 1 vaøo thanh ghi leänh (Reset meàm). Sau khi thieát laäp Mode hoaït ñoäng vieäc phaùt vaø thu ñöôïc ñieàu khieån baèng caùch ghi ñònh kyø töø ñieàu khieån leänh vaøo thanh ghi leänh bao goàm caùc böôùc sau: - Reset chip 8251A (baèng phaàn cöùng hoaëc phaàn meàm) - Ghi töø choïn Mode mong muoán vaøo thanh ghi Mode. - Ghi töø leänh mong muoán vaøo thanh ghi leänh.  Phaùt moät kyù töï : Ñeå phaùt moät kyù töï, bit TxEN trong thanh ghi leänh phaûi ôû möùc logic 1 vaø chaân CTS phaûi ôû möùc 0: + Ñôïi cho ñeán khi chaân TxRDY ôû möùc cao hoaëc cho ñeán khi bit TxRDY trong thanh ghi traïng thaùi laø 1. + Ghi kyù töï caàn phaùt vaøo thanh ghi ñeäm phaùt.  Thu moät kyù töï : Ñeå thu moät kyù töï vaø kieåm tra traïng traùi loãi cuûa kyù töï naøy, ta caàn thöïc hieän caùc böôùc sau : + Ñôïi cho ñeán khi chaân RxRDY ôû möùc cao hoaëc cho ñeán khi bit RxRDY trong thanh ghi traïng thaùi laø moät. + Ñoïc traïng thaùi loãi töø thanh ghi traïng thaùi (coù theå keát hôïp vôùi caùc böôùc tröôùc - khi ñoïc bit RxRDY). + Ñoïc kyù töï töø thanh ghi ñeäm thu. + Reset traïng thaùi loãi baèng caùch ghi bit ER = 1 trong thanh ghi leänh. Toác ñoä phaùt vaø thu ñöôïc quyeát ñònh bôûi taàn soá cuûa xung Clock ñöa vaøo chaân RxC/TxC chia theo heä soá (1, 16 hoaëc 64) ñaõ choïn trong töø choïn Mode. 3. Caùc thanh ghi cuûa chip 8251A : Cuõng nhö CPU, Chip UART chöùa ñöïng moät soá thanh ghi hoaëc boä nhôù trong, coù ba kieåu thanh ghi: - Nhöõng thanh ghi ñieàu khieån: Chuùng nhaän nhöõng leänh töø CPU vaø khoâng töï ñoäng thay ñoåi traïng thaùi. - Nhöõng thanh ghi traïng thaùi: Chuùng thoâng baùo ñeán CPU nhöõng gì xaûy ra trong UART.
- Nhöõng thanh ghi ñeäm: Chuùng löu giöõ nhöõng kyù töï chuaån bò phaùt ñi hoaëc chôø xöû lyù. Caùch truy xuaát caùc thanh ghi phuï thuoäc vaøo caáu truùc cuûa maùy tính maø UART ñöôïc caøi ñaët. Trong tröôøng hôïp maùy IBM PC, nhöõng giaù trò ñöôïc ñaët vaøo beân trong caùc thanh ghi nghóa laø duøng leänh OUT töø chip CPU gôûi ñeán nhöõng ñòa chæ töông öùng cuûa caùc thanh ghi. töông töï, nhöõng thanh ghi ñöôïc truy xuaát theo caùch ñoïc nghóa laø duøng leänh IN vôùi caùc ñòa chæ töông öùng. a. Caùc thanh ghi ñieàu khieån: Coù 4 thanh ghi ñieàu khieån duøng ñeå nhaän leänh töø CPU: a1. Thanh ghi ñieàu khieån ñöôøng daây:) (Line Control Register) Thanh ghi naøy ñöôïc duøng ñeå SET caùc thoâng soá lieân laïc. Moãi bit cuûa thanh ghi naøy coù yù nghóa vaø ñöôïc moâ taû nhö sau: Bit YÙ nghóa 0 Hai bit naøy duøng ñeå xaùc ñònh chieàu daøi cuûa moät töø 1 2 Soá bit Stop 3 Cho pheùp kieåm tra chaún leû 4 Choïn kieåm tra chaún leû 5 Choïn bit chaún leû 6 Ngaét 7 Bit truy xuaát vaø choát soá lieäu Moâ taû : - Bit 0 vaø 1 : chæ chieàu daøi cuûa moät töø nhö sau : Bit 0 Bit 1 Soá kyù töï 0 0 5 0 1 6 1 0 7 1 1 8 - Bit 2 : Xaùc ñònh soá STOP bit. Neáu Bit 2 laø 0, moät Stop bit ñöôïc taïo ra. Neáu bit 2 laø 1, 2 Stop bit ñöôïc taïo ra tröø khi chieàu daøi kyù töï laø 5 (töùc laø bit 0 vaø bit 1 baèng 00), luùc naøy seõ taïo ra 1.5 Stop bit. - Bit 3, 4, 5 laø nhöõng bit löïa choïn söï kieåm tra chaün leû (trong ñoà aùn naøy khoâng söû duïng neân luoân ñöôïc Set baèng 0).
- Bit 6 : laø bit taïo ra moät leänh ngaét, khi ñöôïc Set leân 1 noù seõ treo ngoõ ra OUT ôû möùc logic 0 (SPACING) cho tôùi khi ñöôïc SET trôû laïi baèng 0 (Bit naøy khoâng ñöôïc duøng neân luoân luoân ñöôïc Set baèng 0). - Bit 7 : laø bit duy nhaát vaø choát soá chia (DLAB : Division Latch Access Bit). noù phaûi ñöôïc SET leân 1 khi truy xuaát vieäc choát soá chia, töùc laø luùc caøi toác ñoä truyeàn theo BAUD_RATE. Khi SET trôû veà 0, noù seõ cho pheùp caùc thao taùc ñoïc hoaëc ghi töø vuøng ñeäm thu, vuøng ñeäm phaùt hoaëc thanh ghi cho pheùp ngaét. a2. Thanh ghi ñieàu khieån modem: (Modem Control Register) Thanh ghi naøy ñieàu khieån nhöõng tín hieäu baét tay gôùi ra ngoaøi töø UART. Moãi bit cuûa thanh ghi naøy ñöôïc moâ taû nhö sau : Bit Chöõ vieát taét Teân goïi 0 DTR Döõ lieäu traïm cuoái saün saøng 1 RTS Yeâu caàu gôûi 2 OUT1 Ngoõ ra 1 3 OUT2 Ngoõ ra 2 4 LOOP Kieåm tra cheá ñoä voøng laëp - Bit 0 : thöôøng duøng ñeå SET ngoõ ra DTR veà möùc logic 0, cho pheùp caùc thieát bò töø xa gôûi tín hieäu ñeán chuùng ta hoaëc khi noù ñöôïc SET trôû veà möùc logic 1 yeâu caàu thieát bò xa khoâng gôûi ñeán chuùng ta nöõa. Trong ñoà aùn naøy ta söû duïng Bit naøy ñeå gôûi ra maïch khi nhaän döôïc tín hieäu goïi keát noái töø ñoái phöông. Luùc ñoù, noù phaûi ñöôïc Set leân 1 ñeå xem nhö baét tay phaàn cöùng vôùi ñoái phöông. - Bit 1,2,3,4 : khoâng duøng neân luoân ñöôïc set baèng 0 - Bit 5,6,7 : luoân Set = 0 a3. Thanh ghi cho pheùp ngaét : (Interrupt Enable Register ) Taùm bit thanh ghi naøy cho pheùp 4 kieåu ñieàu khieån ngaét taùc ñoäng leân "chip ngaét" baèng ngoõ ra INTRPT. Khi RESET caùc bit töø 0 ñeán 3 cuûa thanh ghi naøy, ta coù theå boû kieåu ngaét heä thoáng cuûa noù. Khi SET caùc bit töø 0 ñeán 3, ta choïn kieåu ngaét cho pheùp. Bit Kieåu ngaét 0 Cho pheùp ngaét ñeå thu döõ lieäu 1 Cho pheùp ngaét baùo vuøng ñeäm phaùt roãng 2 Cho pheùp ngaét baùo traïng thaùi ñöôøng daây 3 Cho pheùp ngaét baùo traïng thaùi Modem 4 Baèng 0 5 Baèng 0 6 Baèng 0 7 Baèng 0 a4. Thanh ghi choát soá chia BAUD_RATE:
BAUD_RATE ñöôïc caøi ñaët phuï thoäc vaøo 2 thanh ghi maø con soá cuûa chuùng phaûi ñöôïc chia bôûi xung nhòp 1.8432 MHz. Keát quaû cho ra taàn soá baèng 16 laàn BAUD_ RATE. Hai thanh ghi naøy mang 2 byte: 1 byte choát soá chia coù nghóa thaáp nhaát (LSB), vaø 1 byte choát soá chia coù nghóa cao nhaát (MSB). Nhöõng soá chia naøy duøng ñeå taïo ra nhöõng toác ñoä theo BAUD_RATE khaùc nhau. BAUD_RATE DECEMAL HEX MSB LSB 50 2304 900 9 00 100 1152 480 4 80 300 384 180 1 80 1200 96 60 0 60 2400 48 30 0 30 4800 24 18 0 18 9600 12 0C 0 0C Toác ñoä daõy BAUD_RATE trong baûng khoâng phaûi laø coá ñònh. Nhöõng giaù trò ôû khoaûng giöõa chuùng cuõng coù theå ñöôïc taïo ra baèng caùch choïn soá chia töông öùng. b. Caùc thanh ghi traïng thaùi: Coù 3 thanh ghi traïng thaùi töôøng trình ñeán CPU nhöõng gì ñang xaûy ra ôû nhöõng vuøng khaùc nhau cuûa UART. b1. Thanh ghi traïng thaùi ñöôøng daây: (Line Status Register) Taùm bit thanh ghi naøy töôøng trình ñeán CPU nhöõng thoâng tin traïng thaùi veà söï chuyeån bieán döõ lieäu. Bit Chuõ vieát taét Teân goïi 0 DR Data set ready 1 OE Overrun error 2 PE Parity error 3 FE Frame error 4 BI Break interrup 5 THRE Transmitter hold register empty 6 TSRE Tx shift register empty 7 =0 - Bit 0 : Ñaây laø bit thoâng baùo döõ lieäu thu ñaõ saün saøng. Noù SET leân moät baát kyø khi naøo 1 kyù töï vöøa môùi ñöôïc nhaän vaø chuyeån vaøo beân trong thanh ghi vuøng ñeäm thu. Bit 0 coù theå Reset trôû veà 0 baèng vieäc ñoïc döõ lieäu thu töø thanh ghi ñeäm thu hoaëc ghi möùc 0 leân noù.
- Bit 1 : Bit naøy thoâng baùo loãi traøn. Noù thoâng baùo laø döõ lieäu beân trong thanh ghi ñeäm thu chöa ñöôïc ñoïc tröôùc khi kyù töï keá tieáp ñöôïc ñeán, vì vaäy noù seõ phaù hoûng kyù töï tröôùc. - Bit 2 : laø bit baùo loãi cöïc tính, thoâng baùo ñaõ thu moät kyù töï khoâng ñuùng chaún (hoaëc leû) nhö ñaõ ñöôïc choïn trong Bit choïn löïa trong Bit choïn löïa chaún leû ôû thanh ghi ñieàu khieån ñöôøng daây. - Bit 3 : Laø bit baùo loãi Frame, noù thoâng baùo ñaõ thu moät kyù töï khoâng coù Stop bit. - Bit 4 : laø moät ngaét cuûa phaàn thu, noù ñöôïc Set leân 1 baát kyø khi naøo ngoõ vaøo thu döõ lieäu ôû möùc 0 laâu hôn thôøi gian chieàu daøi cuûa 1 töø. - Bit 5 : Bit naøy thoâng baùo thanh ghi ñeäm phaùt roãng. Noù baùo cho boä ñieàu khieån laø saün saøng nhaän moät kyù töï môùi ñeå phaùt ñi. Bit naøy Set leân möùc 1 khi 1 kyù töï nöõa môùi ñöôïc chuyeån töø thanh ghi löu giöõ phaàn phaùt. Noù ñöôïc Set trôû veà möùc 0 khi CPU naïp moät töø môùi vaøo thanh ghi löu giöõ phaàn phaùt. - Bit 6 : Bit naøy cuõng baùo phaàn ñeäm phaùt roãng. Noù ñöôïc Set leân 1 baát kyø khi naøo maø caû hai thanh ghi ñeäm phaùt vaø thanh ghi dòch chuyeån phaàn phaùt ñeàu roãng. Noù ñöôïc Reset trôû veà möùc 0 khi THR vaø TSR ñöôïc chöùa kyù töï döõ lieäu. - Bit 7 : khoâng duøng. b2 . Thanh ghi traïng thaùi Modem: (Modem Control Register) Thanh ghi naøy cho nhöõng thoâng tin veà traïng thaùi cuûa nhöõng ñöôøng baét tay. Moâ taû nhö sau: Bit Teân YÙ nghóa 0 Delta CTS CTS bò thay ñoåi traïng thaùi 1 Delta DSR DSR bò thay ñoåi traïng thaùi 2 TERI Ñöôøng daây ñoå chuoâng ñoåi töø ON leân OFF 3 Delta RLSD Tín hieäu taùch soùng bò thay ñoåi 4 CTS Ngoõ vaøo xoùa ñeå gôûi ôû möùc cao 5 DSR Ngoõ vaøo döõ lieäu saün saøng ôû möùc cao 6 RI Chæ thò chuoâng ôû möùc cao 7 RLSD Ñöôøng daây taùch soùng ôû möùc cao b3. Thanh ghi ñaëc tính ngaét: (Interrupt Identification Register) Thanh ghi naøy cung caáp thoâng tin veà traïng thaùi hieän haønh cuûa nhöõng ngaét ñöôïc phaùt ñi. Bit 0 Set leân 1 laø khoâng coù moät ngaét naøo gôûi ñi. Khi bit 0 ôû möùc 0, bit 1 vaø bit 2 chæ ra ngaét naøo ñaõ ñöôïc gôûi ñi theo baûng sau : Bit
2 1 0 Möùc öu Kieåu ngaét Nguyeân nhaân ngaét Reset laïo ngaét tieân 0 0 1 - 0 0 - 1 1 0 Cao nhaát Traïng thaùi - Loãi traøn Ñoïc thanh ghi ñöôøng daây - Loãi cöïc tính traïng thaùi thu - Loãi khung ñöôøng daây - Break interrup 1 0 0 Thöù hai Cho pheùp Cho pheùp thu döõ Ñoïc thanh ghi thu döõ lieäu lieäu ñeäm thu 0 1 0 Thöù ba Thanh ghi Thanh ghi löu giöõ Ñoïc IIR hoaëc löu giöõ phaàn phaàn phaùt roãng ghi vaøo thanh phaùt roãng ghi löu giöõ phaàn phaùt 0 0 0 Thöù tö Traïng thaùi - CTS Ñoïc thanh ghi Modem - DSR traïng thaùi - RI Modem Ñaõ nhaän tin c. Caùc thanh ghi ñeäm: Kieåu thanh ghi thöù 3 trong UART laø caùc thanh ghi ñeäm, coù hai thanh ghi ñeäm: Thanh ghi löu giöõ phaàn phaùt (Transmitter Holding Register) vaø thanh ghi ñeäm thu (Receiver Buffer Register). c1. Thanh ghi ñeäm thu: Thanh ghi naøy löu giöõ kyù töï sau cuøng vöøa môùi nhaän ñöôïc. Moãi laàn noù ñöôïc ñoïc, thanh ghi traïng thaùi ñöôøng daây seõ chæ thò vuøng ñeäm thu roãng cho tôùi khi nhaän ñöôïc moät kyù töï khaùc. Neáu kyù töï thöù hai nhaän ñöôïc tröôùc kyù töï thöù nhaát ñoïc xong, moãi loãi traøn seõ ñöôïc thoâng baùo. c2. Thanh ghi löu giöõ phaàn phaùt: Thanh ghi löu giöõ phaàn phaùt löu laïi kyù töï keá tieáp ñeå chuaån bò phaùt ñi. Kyù töï ñöôïc ñaët vaøo baèng chöông trình cuûa ngöôøi vieát. Thanh ghi traïng thaùi ñöôøng daây seõ thoâng baùo khi moät kyù töï vöøa ñöôïc phaùt ñi. Ñòa chæ cuûa caùc thanh ghi ñöôïc choïn nhö sau: Ñòa chæ Thanh ghi ñöôïc choïn XF8 Thanh ghi ñeäm phaùt XF8 Thanh ghi ñeäm thu XF8 Thanh ghi choát soá chia LSB XF9 Thanh ghichoát soá chia MSB XF9 Thanh ghi cho pheùp ngaét XFA Thanh ghi ñaëc tính ngaét XFB Thanh ghi ñieàu khieån ñöôøng daây
XFC Thanh ghi ñieàu khieån modem XFD Thanh ghi traïng thaùi ñöôøng daây XFE Thanh ghi traïng thaùi modem Trong ñoù : Chöõ X duøng ñeå choïn coång COM1 hoaëc COM2. X = 3 duøng cho COM1, X = 2 duøng cho COM2. 4. Giao tieáp giöõa 8251A vôùi boä vi xöû lyù: Hình 12 trình baøy keát noái giao tieáp ñieån hình giöõa boä vi xöû lyù vôùi USART 8251A. CPU Rx/Tx CLKSd"*Baud Data Add f=" RST Bus RST 6.5 CLK IN OU Bus A7 CS TxC RxC A0 SERIAL C/D TxD O/P WR SERIAL RxD I/P RD 8251A CLK RxRDY RTS CTS Hình 12 Giao tieáp cuûa 8251A söû duïng ñaëc tính xuaát nhaäp boä tích luõy cuûa Intel 8085. Chaân RxRDY leân möùc cao High seõ gaây ra moät ngaét ñöa tôùi P baùo cho CPU bieát ñaõ thu moät kyù töï. Chaân TxRDY khoâng ñöôïc duøng ñeå taïo ra ngaét CPU nhö treân. Trong tröôøng hôïp naøy P phaûi hoûi voøng bit TxRDY cuûa thanh ghi traïng thaùi tröôùc khi moät kyù töï môùi ñeå phaùt. * Hoûi voøng (Polling) vaø söû duïng ngaét ñeå xuaát nhaäp: Caùc chöông trình xuaát nhaäp trong heä thoáng maùy tính thöôøng ñöôïc phaân loaïi nhö : hoûi voøng hoaëc ñieàu khieån ngaét. Hoûi voøng coù nghóa laø P seõ ngöng caùc hoaït ñoäng khaùc moät caùch ñònh kyø vaø hoûi UART ñaõ nhaän döõ lieäu môùi chöa hoaëc saün saøng phaùt kyù töï keá tieáp chöa. Coâng vieäc naøy thöôøng ñoøi hoûi P phaûi ñoïc thanh ghi traïng thaùi cuûa UART. Moät chöông trình ñieàu khieån
ngaét bao haøm yù nghóa P vaãn tieáp tuïc caùc hoaït ñoäng khaùc vaø chæ ngöng khi traû lôøi moät tín hieäu ngaét ñöôïc gôûi tôùi tö ø UART. Hoûi voøng ñeå quyeát ñònh traïng thaùi cuûa UART haïn cheá söï caàn thieát phaûi coù ngaét phaàn cöùng nhöng hieäu quaû söû duïng thôøi gian laøm vieäc cuûa P seõ thaáp hôn. Cuõng vaäy, khi söû duïng hoûi voøng ñeå quyeát ñònh traïng thaùi thu phaûi heát söùc caån thaän ñeå ñaûm baûo raèng loãi traøn khoâng xaûy ra. Söï quyeát ñònh duøng caùc ngaét hoaëc hoûi voøng ñeå xuaát nhaäp ñeàu phaûi ñö ôïc caân nhaéc chi töøng öùng duïng cuï theå, ñieàu naøy döïa vaøo caùc yeáu toá nhö ñoä phöùc taïp cuûa phaàn cöùng, phaàn meàm vaø caùc öu tieân cuûa nhieäm vuï heä thoáng. Toùm laïi: * Ñoái vôùi Teletype vì yeâu caàu truyeàn khoâng cao laém, hôn nöõa maùy Teletype khoâng theå naøo phaùt ñi hoaëc thu nhaän caùc Parity bit hoaëc kieåm tra caùc bit naøy ñöôïc, neân ta khoâng Set caùc bit parity. * Nhö ñaõ neâu ôû phaàn tröôùc, vì Teletype coù moät söï baét tay phaàn cöùng. Ñeå laøm coâng vieäc naøy ta choïn: - DSR (Data Set Ready): duøng ñeã nhaän bieát tín hieäu keát noái gôûi ñeán töø maùy Teletype töùc laø khi ñieän aùp ñöôøng thu cuûa maïch töø +60V (logic 0) chuyeån thaønh -60V (logic 1) thì DSR seõ chæ thò. - DTR (Data Terminal Ready): sau khi nhaän ñö ôïc tín hieäu keát noái, duøng DTR ñeå xuaát ra ñöôøng phaùt cuûa maïch töø logic 0  logic 1 ñeå gôûi ñeán ñoái phöông hoaøn thaønh coâng vieäc baét tay phaàn cöùng.
GIÔÙI THIEÄU VEÀ NGAÉT CUÛA MAÙY VI TÍNH CHÖÔNG V : I. Caùc loaïi ngaét cuûa moät maùy vi tính PC: Ngöôøi ta chia ngaét thaønh hai loaïi : Ngaét cöùng vaø ngaét meàm. 1. Ngaét cöùng : Coøn goïi laø ngaét ngoaøi vì do nguyeân nhaân beân ngoaøi. Vi xöû lyù coù caùc loái vaøo daønh cho ngaét ngoaøi. Khi coù tín hieäu vaøo caùc loái naøy, vi xöû lyù ñang thöïc hieän leänh cuûa chöông trình seõ bò döøng. * Ngaét NMI (Non Maskable Interrupt - Ngaét khoâng che ñöôïc) Khi coù ngaét naøy, vi xöû lyù döøng chöông trình sau leänh ñang thöïc hieän, thanh ghi chæ thò leänh vaø thanh ghi chæ thò Fla g ñöôïc löu giöõ, hai bit IF (Interrup Flag) vaø TF (Trap Flag) bò xoùa veà 0 ñeå caám ngaét ngoaøi tieáp theo vaø khoâng coù baãy. Muoán cho pheùp hay khoâng cho pheùp ngaét naøy xaûy ra, chuùng ta duøng moät Trigô ñeå maéc loái vaøo ngaét tröôùc khi ñöa vaøo ngaét tröôùc khi ñöa vaøo loái vaøo ngaét NMI. * Ngaét INMR: - Ngaét naøy ñöôïc cho pheùp (ghi IF = 1) hay caám ngaét (IF = 0) vaøo thanh ghi Flag. - Ñöôïc xoùa veà 0 bôûi leänh CLI (Clear Interrup). - Ñöôïc xaùc laäp leân 1 bôûi leänh STI. - Thöôøng ñöôïc noái vôùi loái ra yeâu caàu ngaét cuûa vi maïch xöû lyù öu tieân ngaét (8214, 8159). * Ngaét Reset: Ñaây thöïc söï khoâng phaûi laø ngaét, chæ töông öùng vôùi vieäc treo chöông trình taïm thôøi. Kh i coù tín hieäu töø ngoaøi vaøo loái vaøo Reset hay coù leänh Reset cuûa chöông trình, taát caû caùc thanh ghi cuûa vi xöû lyù bò xoùa veà khoâng, tröø thanh ghi ñoaïn (CS) ñöôïc naïp ñòa chæ ñaàu tieân cuûa chöông trình töï kieåm tra Port. 2. Ngaét meàm: (Hay ngaét beân trong do leänh cuûa chöông trình) Do vi xöû lyù gaëp caùc leänh gaây ra ngaét hoaëc tình huoáng ñaëc bieät khi thöïc hieän leänh (ngaét logic vaø ngaét cuûa heä ñieàu haønh). - Ngaét do leänh : Ñoù laø ngaét khi thöïc hieän caùc leänh CALL, HLT, INT. - Ngaét logic hay caùc ngoaïi tröø : xaûy ra khi gaëp caùc tình huoáng ñaëc bieät sau : + Chia moät soá cho 0 (vectô 0). + Vöôït quaù noäi dung thanh ghi hay boä nhôù (vectô 4). + Thöïc hieän töøng böôùc (vectô 1). + Ñieåm döøng chöông trình do ngöôøi söû duïng ñònh huoáng (vectô 3).