Thiết kế hệ thống đèn trang trí hiển thị dòng chữ “Hòa Bình”

Chia sẻ: Nguyen Van Thuong | Ngày: | Loại File: DOC | Số trang:16

Thêm vào BST

Báo xấu

465
lượt xem 168
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

1 Yêu cầu đối với hệ thống đèn trang trí. Dòng chữ “hòa bình” được ghép lại từ 7 ký tự là H, ò, A, B, ì, N, H, hệ thống đèn trang trí cho dòng chữ này phải thoả mãn hai điều kiện: - Thứ nhất: Từng ký tự được sáng và giữ nguyên trạng thái cho tới ký tự cuối cùng được sáng. - Thứ hai: Khi tất cả các ký tự sáng hết, tiếp theo cùng tắt rồi lại cùng sáng và lại tắt hết, sau đó tiếp...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế hệ thống đèn trang trí hiển thị dòng chữ “Hòa Bình”

THIẾT KẾ HỆ THỐNG ĐÈN TRANG TRÍ HIỂN THỊ DÒNG CHỮ “HÒA BÌNH” 1 Yêu cầu đối với hệ thống đèn trang trí. Dòng chữ “HÒA BÌNH” được ghép lại từ 7 ký tự là H, Ò, A, B, Ì, N, H, h ệ thống đèn trang trí cho dòng chữ này phải thoả mãn hai điều kiện: - Thứ nhất: Từng ký tự được sáng và giữ nguyên trạng thái cho t ới ký t ự cu ối cùng được sáng. - Thứ hai: Khi tất cả các ký tự sáng hết, tiếp theo cùng tắt rồi lại cùng sáng và lại tắt hết, sau đó tiếp tục theo yêu cầu thứ nhất. 2 Thiết kế sơ đồ khối của hệ thống đèn trang trí. Từ các yêu cầu trên ta có bảng trạng thái của các ký tự như sau: STT H Ò A B Ì N H 0 Tắt Tắt Tắt Tắt Tắt Tắt Tắt 1 Sáng Tắt Tắt Tắt Tắt Tắt Tắt 2 Sáng Sáng Tắt Tắt Tắt Tắt Tắt 3 Sáng Sáng Sáng Tắt Tắt Tắt Tắt 4 Sáng Sáng Sáng Sáng Tắt Tắt Tắt 5 Sáng Sáng Sáng Sáng Sáng Tắt Tắt 6 Sáng Sáng Sáng Sáng Sáng Sáng Tắt 7 Sáng Sáng Sáng Sáng Sáng Sáng Sáng 8 Tắt Tắt Tắt Tắt Tắt Tắt Tắt 9 Sáng Sáng Sáng Sáng Sáng Sáng Sáng Bảng 1: Trạng thái các ký tự của dòng chữ “HOÀ BÌNH” trong một chu kỳ. Nhìn vào bảng trên ta thấy có 10 trạng thái khác nhau c ủa dòng ch ữ “HOÀ BÌNH” trong một chu kỳ, chúng được tạo ra bởi hai trạng thái sáng, t ắt c ủa 7 ký tự. Trạng thái sáng của một ký tự khi nó nhận mức logic 1, còn trạng thái tắt của ký tự nó nhận mức logic 0 tương ứng ta có bảng 2. ST Q3 Q2 Q1 Q0 H Ò A B Ì N H T 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 0 0 0 0 0 0 2 0 0 1 0 1 1 0 0 0 0 0 3 0 0 1 1 1 1 1 0 0 0 0 4 0 1 0 0 1 1 1 1 0 0 0 5 0 1 0 1 1 1 1 1 1 0 0 6 0 1 1 0 1 1 1 1 1 1 0 7 0 1 1 1 1 1 1 1 1 1 1 8 1 0 0 0 0 0 0 0 0 0 0 9 1 0 0 1 1 1 1 1 1 1 1 Bảng 2: Trạng thái các hàm trong dòng chữ “HÒA BÌNH” theo các biến Q Thông qua các phân tích trên ta đưa ra sơ đồ khối của hệ thống đèn trang trí cho dòng chữ “HÒA BÌNH” như sau: PXCĐ ĐẾM GIẢI MÃ HIỂN THỊ Hình 1: Sơ đồ khối của hệ thống đèn trang trí. - Khối phát xung chủ đạo PXCĐ có chức năng tạo ra d ẫy xung cung c ấp cho khối đếm. Khối đếm sẽ thực hiện đếm các xung và cho kết quả ở đầu ra Q 3, Q2, Q1, Q0 dưới dạng mã nhị phân gửi đến cho khối giải mã. Nhìn trên b ảng 2 ta thấy có 10 trạng thái khác nhau của tổ hợp bi ến Q, do đó mu ốn có 10 tr ạng thái này ta phải dùng bộ đếm 4 bit môdun 10. Khối gi ải mã s ẽ nh ận các đ ầu ra c ủa bộ đếm, tiến hành giải mã tạo ra các hàm tương ứng với 7 ký tự của dòng ch ữ “HÒA BÌNH” để đưa đến khối hiển thị. Nhận các tín hi ệu đi ều khi ển c ủa kh ối giải mã, khối hiển thị thực hiện hiển thị hay nói cách khác là đi ều khi ển s ự sáng tắt của các ký tự theo luật của tín hiệu điều khiển. Như vậy ta có th ể chia sơ đ ồ khối thành hai phần chính là phần hiển thị và phần điều khi ển hi ển th ị. Ph ần hiển thị có chức năng hiển thị các ký tự theo yêu cầu của bài đặt ra. Việc đảm bảo phần hiển thị làm việc đúng quy luật được phần điều khiển đảm nhi ệm. Để có thể hiểu rõ được hoạt động của hệ thống ta đi thiết kế cho từng khối. 3 Khối phát xung chủ đạo.
Khối phát xung chủ đạo có nhiệm vụ phát ra một dẫy xung liên t ục cung c ấp cho khối đếm . Yêu cầu đặt ra đối với +5V khối này là xung ra phải thay đổi được chu kỳ để từ đó có thể thay đổi được thời gian WR1 tồn tại trạng thái các ký tự. Hình 2 là sơ đồ 8 4 7 nguyên lý của một mạch phát xung chủ Xung D1 WR2 555 3 ra 6 đạo đáp ứng được các yêu cầu trên. 2 1 Vi mạch 555 là một vi mạch được dùng R1 để phát xung vuông chuyên dụng. Để tạo C1 ra được dẫy xung liên tục người ta tiến hành ghép vi mạch này với tụ C 1 và điện Hình 1: Sơ đồ nguyên lý mạch phát xung chuẩn dùng trở R1 như hình vẽ. Để hiểu rõ nguyên lý IC 555 hoạt động của phát xung của vi mạch 555 ta quan sát sơ đồ trải của vi mạch 555 hình 3. Phần được đóng khung bằng nét đứt là vi mạch 555, nó có cấu tạo từ hai phần tử khuyếch đại thuật toán OA1, OA2 và một Trigơ R-S. Hai khuyếch đại thuật toán OA1, OA2 được mắc theo kiểu mạch so sánh có đầu vào không đảo nối với cầu phân áp dùng 3 điện trở R. Do đó điện áp đặt tới đầu vào không đảo 2Ucc Ucc của OA1 là và điện áp đặt tới đầu vào không đảo của OA2 là , đây là 3 3 hai điện áp ngưỡng của hai mạch so sánh. Hai đầu vào đảo của OA1 và OA2 được đưa ra ngoài qua hai chân 6 và 2 của vi mạch. Chúng được nối với nhau và 1 2 3 4 5 6 +Ucc nối với tụ C. Như vậy điện áp trên tụ C được đưa tới hai khuyếch đại thuật toán G1 C G3 4 D 8 D 6 Qn RA R + 3 2Ucc _OA1 R để so sánh với hai điện áp ngưỡng lấy trên cầu phân áp. Đầu ra của hai KĐTT 3 XUNG RA Qn D RB R 7 Dn G4 G2 2 _ Ucc OA2 S Q T + 3 được đưa tới hai đầu vào R và S của trigơ, xung ra của mạch được Ura trên đầu C R C X1 FCD lấy C ra 1 của trigơ R-S thông qua cổng NAND. Trigơ X2 R-S B X1 B FCD X2 X1 + FCD X2 A A Title Size Number Revision B Date: 1-Jan-1997 Sheet of File: C:\ADVSCH\HH03.SCH Drawn By: 1 2 3 4 5 6
Hình 3: Sơ đồ trải của 555 trong mạch phát xung chủ đạo. * Nguyên lý hoạt động của mạch phát xung: UC 2Ucc/3 Ucc/3 t1 t2 t3 t4 t5 t6 t U0 ra tn tp t 0 T Hình 4: Giản đồ thời gian của điện áp trên mạch phát xung. 2Ucc * Giả sử tại thời điểm đầu (t = 0) điện áp trên tụ C là U C = thì đầu ra 3 OA1 có mức logic1 còn đầu ra OA2 có mức logic 0. Đầu vào R của trigơ R-S có mức logic 1, còn đầu vào S có mức logic 0 dẫn đến đầu ra 1 có mức logic 1 làm cho tranzitor T thông. Tụ C phóng điện qua RB, qua T về mát làm cho điện áp trên nó giảm đến giá trị Ubh. Điện áp ra của mạch phát xung bằng không, hay không có xung ra: Ura = 0. Ucc 2Ucc +Khi điện áp trên tụ giảm xuống ≤ UC < thì đầu ra của OA1 và 3 3 OA2 đều có mức logic 0. Điều này làm hai đầu vào R, S của trigơ đều có mức
logic 0 nên trigơ vẫn giữ nguyên trạng thái, Tvẫn mở, tụ C tiếp tục phóng điện và Ura = 0. Ucc + Đến thời điểm t1 điện áp U C ≤ nên đầu ra OA2 có mức logic 1, còn 3 đầu ra OA1 vẫn có mức logic 0. Lúc này đầu vào S của trigơ có mức logic 1 nên đầu ra của trigơ chuyển trạng thái và 1 có mức logic 0. Qua cổng NAND ta có xung điện áp ra: Ura = 1. Khi đó tranzitor T khoá tụ C được nạp từ +UCC → RA → RB → C → mát. Trong qua trình nạp thì điện áp trên tụ tăng dần theo biểu thức sau : − tn − tn U Uc = CC .e( RB + RA ).C + U CC .(1 − e( RA + RB ).C ) . 3 Trong đó UC là điện áp trên tụ C, tn thời gian nạp của tụ C. Ucc + Khi điện áp trên tụ tăng đến giá trị U C = thì đầu ra của OA2 chuyển 3 trạng thái từ mức logic 1 về mức logic 0 làm đầu vào S của trigơ có mức logic 0. Đầu ra của OA1 lúc này vẫn giữ nguyên trạng thái ở mức logic 0 nên đầu vào R của trigơ cũng ở mức logic 0. Hai đầu vào của trigơ R-S đều có mức logic 0 nên trigơ vẫn giữ nguyên trạng thái, điện áp Ura =1, tụ C tiếp tục được nạp. + Cho đến thời điểm t2 điện áp trên tụ tăng đến giá trị UC ≥ 2UCC/3 thì đầu ra của OA1 chuyển trạng thái lên mức logic1. Lúc này đầu vào R của trigơ mang mức logic 1, đầu vào S vẫn giữ nguyên trạng thái ở mức logic 0 làm cho Trigơ lật trạng thái. Đầu ra 1 của trigơ chuyển từ mức logic 0 nên mức logic 1 làm T thông bão hoà, quá trình nạp điện của tụ C kết thúc và tụ C lại phóng điện. Qua cổng NAND ta có điện áp Ura = 0, kết thúc một chu kỳ của xung ra. + Từ thời điểm t2 ÷ t3 tụ C lại phóng điện, hoạt động của mạch lặp lại quá trình từ 0 ÷ t1. Kết quả là ta thu được một dẫy xung vuông ở đầu ra trên chân 7 của vi mạch 555.
Trong một chu kỳ phóng nạp của tụ thì ta lấy ra được một xung vuông ở đầu ra. Để thay đổi tần số xung ra và độ rộng xung thì thay đổi thời gian phóng nạp cho tụ bằng cách thay đổi giá trị các điện trở RA và RB. Thời gian để điện áp trên tụ đạt đến giá trị UC = 2UCC /3 ta tính được theo công thức sau: − tn 2U CC U CC ( RA + RB ).C  − tn  = .e + U CC . 1 − e( RA + RB ).C  3 3     Đơn giản phương trình ta được : − tn Ucc ( RA + RB ).C U CC 2 .e = 3 3 Ln hai vÕta cã: t n = (R A + R B ).C. ln 2 = 0,69.(R A + R B ).C Trong thời gian từ 0 ÷ t1 thì tụ C phóng điện từ giá trị UC = 2UCC /3 qua RB và qua T về mát nên ta có biểu thức sau: 2 − tp  − tp  U C = Ucc.e R B .C + U bh . 1 − eRB .C  . Với t là thời gian phóng của tụ C. 3   p   Trong công thức này ta không kể đến nội trở của tranzitor T vì điện trở của nó rất nhỏ so với điện trở RB. 2U CC / 3 − U bh → t p = R B .C. ln U CC / 3 − U bh NÕucoi U bh <
Nếu ta chọn RA = RB thì hằng số thời gian nạp của tụ bằng hằng số thời gian phóngvà: T = 2.tn = 2.tp = 0,69.2.RA.C = 1,38.RA.C. Nhìn vào biểu thức ta thấy khi muốn thay đổi chu kỳ τ của xung ra ta có thể thực hiện bằng 2 cách là thay đổi dung lượng của tụ C hoặc thay đổi giá trị của điện trở RA, và RB. Trên hình 1 để có thể thay đổi được τ ta điều chỉnh hai biến trở WR1 và WR2, đây là hai biến trở đồng trục mà khi ta tăng thì chúng cùng tăng còn khi ta giảm thì chúng cùng giảm nên WR1 = WR2 = WR. Với mạch như hình 1 ta có công thức tính chu kỳ của xung ra như sau: T = 0,69.2.WR.R1.C1. = 1,38.WR.R1.C1. 4 Khối đếm. Khối đếm có chức năng tạo ra 10 trạng thái khác nhau của tổ hợp biến Q3, Q2, Q1, Q0 tương ứng với 10 trạng thái khác nhau của dòng chữ “HÒA BÌNH”. Để tạo ra 10 trạng thái khác nhau ta dùng bộ đếm 4 bit môđun 10. Bộ đếm này nhận xung từ mạch phát xung chủ đạo, thực hiện đếm và cho ra 4 đầu ra. Với bộ đếm môđul 10 ta có giản đồ thời gian như sau: Xung đếm 1 2 3 4 5 6 7 8 9 10 0 t Q0 0 t Q1 0 t Q2 0 t Q3 0 t Hình 5: Giản đồ điện áp của bộ đếm.
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 0 0 0 1 1 1 0 0 1 1 1 0 1 0 1 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 0 0 0 1 1 1 0 0 1 1 1 1 0 1 0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 0 1 0 1 0 1 0 1 1 1 0 0 1 0 1 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 Hình 6: Đồ hình chuyển đổi trạng thái của bộ đếm môđun 10. Từ giản đồ thời gian của điện áp trên bộ đếm ta đưa ra đồ hình biểu diễn sự thay đổi của điện áp trên bộ đếm như hình 6. Người ta thường xây dựng bộ đếm từ các phần tử cơ bản là các trigơ, có thể từ trigơ đếm T, trigơ D, trigơ R-S hoặc từ các trigơ J-K. Ở đây ta chọn phương án bộ đếm xây dựng từ các trigơ J-K. Trigơ J-K còn được gọi là trigơ vạn năng bởi tính biến đổi của nó trong cách mắc. Nó có 4 cửa vào là C, J, K, R trong đó C là cửa vào đồng bộ, J, K là hai cửa vào điều khiển, R là cửa vào thiết lập trạng thái ban đầu (reset). Cửa vào J tương ứng với cửa vào thiết lập, còn cửa vào K tương ứng với cửa vào xoá. J Q Trigơ J K Qn+1 Qn Qn+1 J K C J -K 0 0 Qn 0 0 0 _ K 1 0 1 0 1 1 _ 1 0 0 x 1 R 1 1 0 1 1 1 1 x 0 Hình 7: Sơ đồ mô phỏng 1n trigơ J -KTrigơ J -K. Hình 8: Bảng trạng Hình 9: Bảng kích.
Từ bảng trạng thái hình 8 của trigơ J-K ta đưa ra bảng kích hình 9. Trong đó n là trạng thái hiện tại, n+1 là trạng thái tương lai, (-) là trạng thái tuỳ chọn có thể là mức logic 0 cũng có thể là mức logic 1. Để xây dựng bộ đếm 4 bit ta cần 4 trigơ J-K như trên, nếu ta coi các đầu ra Q của các trigơ là biến còn các đầu vào J, K là hàm thì với môđun 10 ta có bảng trạng thái sau: XĐ Q3 Q2 Q1 Q0 Q’3 Q’2 Q’1 Q’0 J3 K3 J2 K3 J1 K1 J0 K0 0 0 0 0 0 0 0 0 1 0 _ 0 _ 0 _ 1 _ 1 0 0 0 1 0 0 1 0 0 _ 0 _ 1 _ _ 1 2 0 0 1 0 0 0 1 1 0 _ 0 _ _ 0 1 _ 3 0 0 1 1 0 1 0 0 0 _ 1 _ _ 1 _ 1 4 0 1 0 0 0 1 0 1 0 _ _ 0 0 _ 1 _ 5 0 1 0 1 0 1 1 0 0 _ _ 0 1 _ _ 1 6 0 1 1 0 0 1 1 1 0 _ _ 0 _ 0 1 _ 7 0 1 1 1 1 0 0 0 1 _ _ 1 _ 1 _ 1 8 1 0 0 0 1 0 0 1 _ 0 0 _ 0 _ 1 _ 9 1 0 0 1 0 0 0 0 _ 1 0 _ 0 _ _ 1 Hình 10: Trạng thái các hàm đầu vào J, K theo các trạng thái của các biến ra Q. Trong bảng trên các biến Q3, Q2, Q1, Q0 là các biến ở trạng thái hiện tại, còn các biến Q’3, Q’2, Q’1, Q’0 là các biến ở trạng thái tương lai; (-) là trạng thái tuỳ chọn có thể là “0” có thể là “1’’. Bằng phương pháp bìa các nô ta sẽ đi xét quan hệ giữa các hàm J, K với các biến vào Q. Thực hiện lập bìa các nô cho từng hàm đồng thời thực hiện tối giản hàm dưới dạng tuyển (nhóm các ô mang trị “1”) ta có các hàm sau: J0 K0 Q1Q Q1Q Q3Q 00 01 11 10 Q3Q 00 01 11 10 0 0 2 00 1__11__1xxxx1_ 2 00 1__11__1xxxx1_ xx xx 01 01 11 11 10 10 J 0 =1 K0 = 1
J1 K1 Q1Q Q1Q Q3Q 00 01 11 10 Q3Q 00 01 11 10 0 0 2 00 01__01__xxxx00 2 00 __10__10xxxx__ xx xx 01 01 11 11 10 10 J 1 =13.Q0 K1 =Q0 J2 K2 Q1Q Q1Q Q3Q 00 01 11 10 Q3Q 00 01 11 10 0 0 2 00 0010____xxxx00 2 00 ____0010xxxx__ xx xx 01 01 11 11 10 10 J 2 =Q1.Q0 K1 =Q1.Q0 J2 K2 Q1Q Q1Q Q3Q 00 01 11 10 Q3Q 00 01 11 10 0 0 2 00 0010____xxxx00 2 00 ____0010xxxx__ xx xx 01 01 11 11 10 10 J 2 =Q1.Q0 K2 =Q1.Q0 J3 K3 Q1Q Q1Q Q3Q 00 01 11 10 Q3Q 00 01 11 10 0 0 2 00 00000010xxxx__ 2 00 ________xxxx01 xx xx 01 01 11 11 10 10 J 3 =Q1.Q0.Q2 K3 =Q0
Chú ý: Các ô có dấu x trong bìa các nô là ô có trạng thái không xác định, còn ô (-) là ô có trạng thái tuỳ chọn, ta có thể cho ô đó mang trị “0” hoặc trị “1”. Như vậy ta có sự phụ thuộc của các hàm J, K vào các đầu ra Q như sau: J0 = 1 K0 = 1 J1 = 13.Q0 K1 = Q0 J2 = Q1.Q0 K2 = Q1.Q0 J3 = Q2.Q1.Q0 K3 = Q0 Từ các quan hệ trên ta đưa ra sơ đồ nguyên lý bộ đếm 4 bit môđun 10 như hình 11. Q Q Q2 Q3 0 1 5v 1 J Q0 J Q 1 J Q J Q 3 2 Xung đếm C0 T0 0 C1 T1 1 C 2 2 T2 C3 T3 3 1 K0 R 10 K1 R 11 K2 R 12 K3 R 13 0 0 2 3 Xung xóa Hình 11: Sơ đồ nguyên lý bộ đếm 4 bit môđun 10 sử dụng trigơ J-K. 5 Khối giải mã. Khối giải mã có chức năng tạo ra 7 hàm logic tương ứng với 7 ký tự H, Ò, A, B, Ì, N, H. Các hàm này chỉ có hai mức là mức logic 1hoặc logic 0 tương ứng với hai trạng thái sáng, tắt của các ký tự. Quy luật biến đổi của các hàm này trong một chu kỳ được thể hiện qua bảng 1phần sơ đồ khối ta đã phân tích, để tiện cho việc phân tích ta viết lại bảng đó như hình 12.
ST Q3 Q2 Q1 Q0 H1 Ò A B Ì N H2 T 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 2 0 0 1 0 1 1 0 0 0 0 0 3 0 0 1 1 1 1 1 0 0 0 0 4 0 1 0 0 1 1 1 1 0 0 0 5 0 1 0 1 1 1 1 1 1 0 0 6 0 1 1 0 1 1 1 1 1 1 0 7 0 1 1 1 1 1 1 1 1 1 1 8 1 0 0 0 0 0 0 0 0 0 0 9 1 0 0 1 1 1 1 1 1 1 1 Hình 12: Trạng thái các hàm theo sự biến đổi của các đầu ra bộ đếm. Để hiểu rõ quan hệ của các hàm với các biến Q ta dùng phương pháp bìa các nô để xét cho từng hàm. H1 Q1Q Q1Q Q3Q ÒQ Q 00 01 11 10 3 00 01 11 10 0 0 2 00 01111111xxxx01 2 00 00111111xxxx01 xx xx 01 01 11 11 10 10 H1 =Q2+ 1+ 0. Q Q Ò =Q2+ 1+ 3.Q0. Q Q A B Q1Q Q1Q Q3Q 00 01 11 10 Q3Q 00 01 11 10 0 0 2 00 00011111xxxx01 2 00 00001111xxxx01 xx xx 01 01 11 11 10 10 A =Q2+ 1.10+ 3.Q0. Q Q B =Q2+ 3.Q0. Q
Ì N Q1Q Q1Q Q3Q 00 01 11 10 Q3Q 00 01 11 10 0 0 2 00 00000111xxxx01 2 00 00000011xxxx01 xx xx 01 01 11 11 10 10 Ì =Q2.Q0+ 2.Q1+Q3.Q0. Q N =Q2.Q1+ 3.Q0. Q H2 Q1Q Q3Q 00 01 11 10 0 2 00 00000001xxxx01 xx 01 11 10 H2 =Q2.Q1.10+ 3.Q1. Q Bằng phương pháp lập các bìa các nô cho từng hàm sau đó tối giản hàm theo dạng tuyển (nhóm các ô mang trị “1”) ta có quan hệ giữa các hàm với các biến như trên. Để xây dựng mạch giải mã ta tiếp tục tối giản các hàm trên bằng phương pháp giải tích. H 1 = Q 2 + Q1 + Q 0 = Q 2 .Q1 .Q 0 . `O = Q 2 + Q1 + Q 3 .Q 0 = Q 2 .Q1 .Q 3 .Q 0 . A = Q 2 + Q1 .Q 0 + Q 3 .Q 0 = Q 2 .Q1 .Q 0 .Q 3 .Q 0 . B = Q 2 + Q 3 .Q 0 = Q 2 .Q 3 .Q 0 .
` I = Q 2 .Q 0 + Q 2 .Q1 + Q 3 .Q 0 = Q 2 .Q 0 .Q 2 .Q1 .Q 3 .Q 0 . N = Q 2 .Q1 + Q 3 .Q 0 = Q 2 .Q1 .Q 3 .Q 0 . H 2 = Q 2 .Q1 .Q 0 + Q 3 .Q1 = Q 2 .Q1 .Q 0 .Q 3 .Q 0 . Dựa vào các hàm trên ta có mạch giải mã được xây dựng từ các phần tử AND và NAND như hình sau13. Các đầu Q3, Q2, Q1, Q0 là 4 đầu vào của mạch giải mã, chúng là 4 đầu ra của bộ đếm môđun 10. Bốn đầu 13, 12, 11, 10 là các đầu vào đảo của các đầu ra Q, ta có thể lấy chúng ngay từ bộ đếm hoặc lấy thông qua các 1 2 3 cổng NAND như hình vẽ. Mạch giải mã có 7 đầu ra là H, Ò, A, B, Ì, N, H , chúng là các hàm logic chỉ có hai trạng thái là “1” hoặc “0”, nhưng mỗi hàm đều có quy Q3ậQ3 Q2 Q2 Q1ng ứng Q0 i quy luật của 7 ký tự trong dòng chữ “ HOÀ lu t riêng tươ Q1 Q0 vớ BÌNH”. H1 F O A B E I N H2 D
Hình 13: Sơ đồ nguyên lý mạch giải mã. 6 Khối hiển thị. Để thực hiện hiển thị cho các ký tự H, Ò, A, B, Ì, N, H ta dùng các bóng điện có công suất lớn hoặc cũng có thể là các đèn LED ghép lại theo hình dạng các ký tự nói trên.Việc thay đổi trạng thái của các ký tự (sáng hoặc tắt) chính là việc đóng, cắt nguồn nuôi cho các bóng đèn của ký tự. Như vậy nếu ta dùng các hàm ra của mạch giải mã tạo ra làm tín hiệu điều khiển để đóng cắt nguồn cấp cho các bóng đèn thuộc các ký tự thì các ký tự sẽ tắt, sáng theo yêu cầu của bài. Để lắm rõ khối hiển thị ta đi xét cụ thể cho mạch hiển thị chữ H, các mạch hiển thị ký tự khác hoàn toàn tương tự. +Ucc R H1 T Hình 14: sơ đồ nguyên lý mạch hiển thị ký tự H.
Trên sơ đồ nguyên lý ta thấy ký tự H được ghép bởi các đèn LED (điôt quang). Nó gồm hai dẫy được mắc song song, mỗi một dẫy có 12 LED mắc nối tiếp với nhau, chúng được cấp nguồn bởi Tranzistor ngược T. Tranzistor T đóng vai trò như một khoá điện tử, khi T mở sẽ có dòng điện đi từ +Ucc qua các LED qua Tranzistor T về mát và các LED sáng (ký tự H sáng). Khi T khóa thì cắt dòng chạy qua các LED nên chúng đều tắt hay ký tự H tắt. Muốn H sáng tắt theo luật mà yêu cầu đầu bài đặt ra thì ta phải điều khiển T đóng cắt theo quy luật đó. Do đó trên mạch nguyên lý ta thấy Tranzistor T được điều khiển bởi hàm H1. Hàm H1 được mạch giải mã tạo ra, thực chất nó là một dẫy xung dương có quy luật biến thiên theo yêu cầu đặt ra của đề bài. Khi hàm H1 có mức logic 1 thì T mở bão hòa → các đèn LED sáng, còn khi H1 ở mức logic 0 thì T khóa → các đèn LED tắt. Điện áp nguồn +Ucc được tính sao cho điện áp đặt nên mỗi LED vào khoảng (1,8 ÷ 3) v. Đây là giải điện áp làm việc của đèn LED, nếu lớn hơn thì các LED sẽ cháy, còn nhỏ hơn thì LED sẽ không sáng được. Nếu ta bỏ qua sụt áp không đáng kể trên Tranzistor T và chọn điện áp đặt nên mỗi LED là 2 (v) thì +Ucc = 12.2 = 24 (v). Tranzistor T phải là Tranzistor công suất và ta chọn T là Tranzistor Silic có nhãn hiệu là H1061. Điện trở R mắc trước đầu vào T dùng để hạn dòng, nó hạn chế dòng Ib của Tranzistor tránh cho T bị đánh thủng bởi dòng Ib quá lớn khi có xung H1. Trên đây ta chỉ xét mạch hiển thị cho ký tự H, còn mạch hiển thị cho các ký tự khác có cấu tạo hoàn toàn tương tự chỉ khác ở cách sắp xếp vị trí các đèn LED (hình dạng các ký tự mà các LED tạo thành).