Tóm tắt Luận văn Tiến sĩ: Giải pháp mạng trên chip tái cấu hình dùng cho các hệ thống phức hợp

ĐẠI HỌC QUỐC GIA HÀ NỘI<br /> <br /> TRƯỜNG ĐẠI HỌC CÔNG NGHỆ<br /> <br /> Lê Văn Thanh Vũ<br /> <br /> GIẢI PHÁP MẠNG TRÊN CHIP TÁI CẤU HÌNH<br /> DÙNG CHO CÁC HỆ THỐNG PHỨC HỢP<br /> <br /> Chuyên ngành: Kỹ thuật điện tử<br /> Mã số: 62 52 02 03<br /> <br /> TÓM TẮT LUẬN ÁN TIẾN SĨ<br /> NGÀNH CÔNG NGHỆ KỸ THUẬT<br /> ĐIỆN TỬ - VIỄN THÔNG<br /> <br /> Hà Nội – 2017<br /> <br /> Công trình được hoàn thành tại: Trường Đại học Công<br /> nghệ, Đại học Quốc gia Hà Nội<br /> <br /> Người hướng dẫn khoa học: PGS.TS Trần Xuân Tú<br /> PGS.TS Ngô Diên Tập<br /> <br /> Phản biện: PGS.TS Hoàng Trang<br /> <br /> Phản biện: TS. Nguyễn Ngọc Minh<br /> <br /> Phản biện: TS. Nguyễn Vũ Thắng<br /> <br /> Luận án sẽ được bảo vệ trước Hội đồng cấp Đại học Quốc<br /> gia chấm luận án tiến sĩ họp tại Phòng 212, Nhà E3 Trường ĐH<br /> Công nghệ, 144 Xuân Thủy, Q Cầu Giấy, TP Hà Nội.<br /> vào hồi 13 giờ 30 ngày 21 tháng 12 năm 2017.<br /> <br /> Có thể tìm hiểu luận án tại:<br /> -<br /> <br /> Thư viện Quốc gia Việt Nam<br /> <br /> -<br /> <br /> Trung tâm Thông tin - Thư viện, Đại học Quốc gia Hà<br /> Nội<br /> <br /> Mở đầu<br /> Mô hình truyền thông trên chip phổ biến hiện này được xây dựng<br /> dựa vào kết nối điểm-điểm, kiến trúc bus truyền thống (hoặc kiến trúc<br /> bus phân tầng). Với kiến trúc này, một bộ phân xử bus sẽ đóng vai trò<br /> cấp phát quyền truy cập bus cho các thành phần truyền thông nhằm<br /> tránh các xung đột trong quá trình trao đổi thông tin trên bus. Kiến<br /> trúc truyền thông bus có một số hạn chế căn bản như: băng thông bị<br /> giới hạn, khả năng mở rộng kém... Các hệ thống phức hợp đòi hỏi nhu<br /> cầu truyền thông cao, việc xây dựng một mô hình truyền thông mới và<br /> hiệu quả là hết sức cần thiết.<br /> Mạng trên chip (NoC: Network-on-Chip ) được đề xuất là một giải<br /> pháp toàn diện cho sự phát triển của các hệ thống trên chip phức hợp<br /> trong xu thế thiết kế lấy truyền thông làm trung tâm. Kiến trúc truyền<br /> thông mạng trên chip thực hiện các giao tác truyền thông bằng nguyên<br /> lý phân đoạn trên một cấu trúc liên kết gồm nhiều bộ định tuyến, kết<br /> hợp với các kỹ thuật truyền thông phù hợp để nâng cao hiệu quả hoạt<br /> động của toàn hệ thống. Mô hình mạng trên chip cho phép người thiết<br /> kế tích hợp ngày càng nhiều lõi IP trong một hệ thống nhằm đáp ứng<br /> yêu cầu ngày càng cao của các ứng dụng. Điều này cũng tạo nên áp<br /> lực thúc đẩy các nghiên cứu nhằm hoàn thiện mô hình mạng trên chip.<br /> Trong đó, định hướng nghiên cứu để nâng cao khả năng linh hoạt trong<br /> truyền thông rất được quan tâm nghiên cứu nhằm đáp ứng các yêu cầu<br /> phát triển của hệ thống phức hợp đa dạng, tạo nên các mạng trên chip<br /> tái cấu hình. Nghiên cứu hoạt động tái cấu hình mạng trên chip đã<br /> và đang được phát triển rất đa dạng dựa theo các chức năng truyền<br /> thông cụ thể trong mô hình phần lớp; có thể dựa vào khả năng quản<br /> trị hệ thống để điều khiển quá trình truyền thông, áp dụng các giải<br /> pháp truyền thông tự thích ứng hoặc các kiến trúc bộ định tuyến có<br /> khả năng tái cấu hình cho mạng trên chip. Hoạt động truyền thông<br /> linh hoạt cho mạng trên chip dựa trên khả năng tự thích ứng của các<br /> giải pháp truyền thông hiện đang được chú trọng phát triển với nhiều<br /> công trình nổi bật đã được công bố trong những năm gần đây. Các giải<br /> thuật định tuyến tạo nên nguyên lý lựa chọn đường đi của các giao tác<br /> <br /> 1<br /> <br /> truyền thông trên tập các tài nguyên truyền thông của mạng trên chip.<br /> Hoạt động cập nhật định tuyến sẽ là giải pháp tối ưu để vừa bảo đảm<br /> các giao tác truyền thông tin cậy với khả năng thích ứng với sự thay<br /> đổi cấu hình mạng trong giải pháp tái cấu hình và hiệu năng truyền<br /> thông của định tuyến tĩnh.<br /> Mục tiêu nghiên cứu của luận án là đề xuất giải pháp tái cấu hình<br /> cho các kiến trúc truyền thông mạng trên chip, có thể ứng dụng trong<br /> các hệ thống phức hợp, có độ tích hợp cao. Việc xây dựng được các<br /> giải pháp tái cấu hình cho hệ thống phức hợp sẽ cho phép người thiết<br /> kế xây dựng được các kiến trúc chung không chỉ một ứng dụng mà là<br /> một dải ứng dụng khác nhau. Kiến trúc đề xuất này có thể tái cấu hình<br /> tùy theo thực trạng của hệ thống, yêu cầu cụ thể của ứng dụng, thậm<br /> chí từng phiên bản của một ứng dụng, tạo nên sự mềm dẻo, linh hoạt<br /> trong thiết kế.<br /> Đối tượng nghiên cứu ở đây là mô hình mạng trên chip. Để đơn giản<br /> hơn, mô hình mạng trên chip với cấu trúc liên kết dạng lưới hai chiều<br /> (2D-mesh) được lựa chọn. Tuy nhiên, phương pháp có thể mở rộng cho<br /> mô hình mạng ba chiều (3D) hoặc/và các cấu trúc liên kết khác.<br /> Hoạt động nghiên cứu mạng trên chip tái cấu hình là một hướng<br /> nghiên cứu thiết kế vi mạch cụ thể kết hợp với quá trình tìm hiểu và<br /> xây dựng một giải pháp toàn diện cho mạng tái cấu hình. Do vậy, quá<br /> trình thực hiện luận án này sử dụng ba phương pháp nghiên cứu chính<br /> gồm:<br /> • Tập hợp tài liệu liên quan và nghiên cứu các vấn đề liên quan<br /> <br /> đến truyền thông trên chip và mô hình mạng trên chip để làm<br /> cơ sở cho việc xây dựng mạng trên chip, và cũng là nền tảng để<br /> đi sâu nghiên cứu hoạt động tái cấu hình mạng trên chip.<br /> • Đề xuất các giải pháp truyền thông linh hoạt cho phép mạng có<br /> <br /> khả năng tự thích ứng với các thay đổi cấu hình.<br /> • Sử dụng phương pháp mô phỏng kết hợp với các công cụ chuyên<br /> dùng cho lĩnh vực thiết kế vi mạch (như: Modelsim, Design Compiler,...) để mô phỏng và tổng hợp thiết kế.<br /> <br /> Giải quyết bài toán truyền thông trên chip các các hệ thống phức<br /> hợp cần được xem xét một cách có hệ thống và có trọng tâm để cùng<br /> <br /> 2<br /> <br /> hướng đến giải pháp toàn diện. Xuyên suốt quá trình nghiên cứu thực<br /> hiện luận án, các vấn đề truyền thông mạng trên chip được tổng hợp<br /> và sắp xếp để tạo cơ sở lý thuyết. Hướng đến mục tiêu trọng tâm là<br /> mạng trên chip tái cấu hình, luận án cũng đã trình bày xu thế tái cấu<br /> hình áp dụng cho hệ thống từ mức độ ứng dụng cũng như khả năng<br /> tái cấu hình truyền thông thông qua các hoạt động tái cấu hình mạng<br /> trên chip. Kết quả đạt được của luận án này tập trung vào ba nội dung<br /> chính như sau:<br /> • Đề xuất giải pháp tái cấu hình cho mạng trên chip, cụ thể là:<br /> <br /> giải thuật cập nhật thông tin định tuyến cho mạng trên chip tái<br /> cấu hình có khả năng tự thích ứng với các thay đổi cấu hình<br /> do có bộ định tuyến rời khỏi mạng. Giải pháp cập nhật định<br /> tuyến cho phép thay đổi đường đi của thông tin linh hoạt để<br /> thích ứng với các thay đổi cấu hình mạng trên chip ngay cả khi<br /> hệ thống đang hoạt động. Đồng thời giải pháp này vẫn giữ được<br /> ưu điểm của hoạt động định tuyến tĩnh tại nguồn cho các giao<br /> tác truyền thông không tái cấu hình để bảo đảm được hiệu quả<br /> truyền thông tối ưu trên toàn hệ thống. Tiế đó, phát triển kiến<br /> trúc bộ định tuyến có khả năng tái cấu hình nhằm thực thi giải<br /> pháp nêu trên. Kiến trúc bộ định tuyến đã được mô hình hóa<br /> bằng ngôn ngữ phần cứng VHDL ở mức chuyển dịch thanh ghi<br /> (RTL: Register Transfer Level ) và thực thi với công nghệ CMOS<br /> 130nm của hãng Global Foundry (Hoa Kỳ).<br /> • Trong luận án này, chúng tôi cũng phát triển phương pháp mô<br /> <br /> hình hóa, mô phỏng đa lớp sử dụng các ngôn ngữ mô tả phần<br /> cứng khác nhau (C++, SystemC, VHDL) để xây dựng nền tảng<br /> đánh giá hoạt động truyền thông mạng trên chip. Nền tảng đề<br /> xuất cho phép mô phỏng và đánh giá nhanh hiệu năng truyền<br /> thông mạng trên chip với các kịch bản đánh giá đa dạng cho cả<br /> mạng trên chip và mạng trên chip tái cấu hình.<br /> <br /> 3<br /> <br />