intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Vi Mạch MCS 51 - Ứng Dụng Thực Tế part 4

Chia sẻ: Dwqdqwdqwd Dqwdqwd | Ngày: | Loại File: PDF | Số trang:9

Thêm vào BST
Báo xấu
107
lượt xem 34
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Họ vi điều khiển MCS-51 do Intel sản xuất đầu tiên vào năm 1980 là các IC thiết kế cho các ứng dụng hướng điều khiển.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Vi Mạch MCS 51 - Ứng Dụng Thực Tế part 4

  1. Chương 1: C u hình c a mô hình thí nghi m vi i u khi n. J31 (CTRL MOTOR): ngõ vào nh n tín hi u i u khi n hai ng cơ bư c t vi i u khi n; J30 (STEPPER 1), J32 (STEPPER 2): ngõ ra i u khi n c a hai ng cơ bư c. Lưu ý kh i này ho t ng ta c n ph i c p ngu n cho kh i thông qua u n i J105 (POWER). • ng d ng: Thí nghi m phương pháp k t n i ng cơ bư c v i vi i u khi n. o Thí nghi m ng d ng i u khi n ng cơ bư c. o 1.2.14 Kh i Serial EEPROM: • Sơ nguyên lý: J49 U27 AT24C04 1 1 5 A0 A0 SDA 2 2 A1 A1 3 3 VCC A2 A2 ADDR EEPROM 6 VCC SCL 8 C25 VCC J50 7 4 104 J112 WP GND VCC 1 1 SDA GND 2 2 SCL +5V 3 3 WP GND 10. KHOÁI SERIAL EEPROM CTRL EEPROM POWER • Sơ b trí linh ki n: • Gi i thi u chung: Kh i ư c thi t k trên n n t ng vi m ch b nh giao di n n i ti p 2 dây, AT24C04, có dung lư ng là 4 KB (512 x 8 bit). Kh i ư c thi t k nh m m c ích giúp ngư i s d ng có th thí nghi m các phương pháp ghi/ c d li u gi a vi i u khi n v i Serial-Eeprom. J49 (ADDR EEPROM): ngõ vào a ch c a b nh ; J50 (CTRL EEPROM): các tín hi u i u khi n c a Eeprom như ngõ vào d li u n i ti p, xung clock n i ti p và tín hi u ch ng ghi vào b nh . Lưu ý kh i này ho t ng ta c n ph i c p ngu n cho kh i thông qua u n i J112 (POWER). Giáo trình th c hành vi x lý. 28 Biên so n: Ph m Quang Trí
  2. Chương 1: C u hình c a mô hình thí nghi m vi i u khi n. • ng d ng: Thí nghi m phương pháp k t n i Serial-Eeprom v i vi i u khi n. o Thí nghi m các phương pháp ghi/ c d li u gi a vi i u khi n v i Serial-Eeprom. o 1.2.15 Kh i c m bi n nhi t: • Sơ nguyên lý: 19. KHOÁI CAÛM BIEÁN NHIEÄT J92 1 R124 39K V2 2 V2 -VCC V2 -VCC VCC 4 8 U39 R134 4 8 R133 2 OP07 10K U40 - 20K 6 2 OP07 J93 - 3 6 1 + 3 2 + C52 10u V OUT 7 1 7 1 J96 VCC 1 VCC V1 2 V1 -VCC VCC V1 VCC 4 8 R135 U43 R136 39K 2 OP07 10K C53 C54 C55 - 6 104 104 104 3 + R 151 C56 39K J135 10u 1 7 1 VCC 2 R137 3 -VCC 20K VCC 4 D44 LM335 POWER • Sơ b trí linh ki n: Giáo trình th c hành vi x lý. 29 Biên so n: Ph m Quang Trí
  3. Chương 1: C u hình c a mô hình thí nghi m vi i u khi n. • Gi i thi u chung: m r ng các ng d ng giao ti p gi a vi i u khi n (môi trư ng s ) v i môi trư ng bên ngoài (môi trư ng tương t ) và các ng d ng mang tính th c t hơn. Vì th , trên kh i ư c chu n b s n kh i c m bi n nhi t v i phân gi i là 0,5V ngư i s d ng có th nghiên c u thi t k và l p trình i u khi n các h th ng o nhi t môi trư ng và kh ng ch nhi t b ng vi i u khi n. J93 (V OUT): i n áp (tương t ) ngõ ra c a kh i c m bi n nhi t; J92 (V2): ngõ vào c a i n áp so sánh; J96 (V1): ngõ vào c a tín hi u t c m bi n nhi t LM335. có th ho t ng n 150OC. Tương ng v i nhi t 0OK thì LM335 cho ra i n LM335 là c m bi n nhi t áp 0V. C tăng 1OC thì i n áp ra tăng 10mV. Như v y, v i 0OC thì i n áp ra là 2,73V. d dàng cho vi c x lý chương trình thì v i 0OC i n áp ra nên là 0V. Mu n v y c n có thêm m ch khu ch i hi u tr b t i 2,73V. i n áp ngõ ra t i J93 V OUT = AV(V1 – V2). Suy ra, i n áp ngõ ra thay i 10AV (mV) khi nhi t thay i 1OC. phân gi i c n thi t là 0,5OC nên i n áp thay i 1OC ph i b ng 2 l n i khi nhi t thay phân gi i c a ADC 0809: 10AV (mV) = 2 x 19,6 (mV) → AV = 3,92 → ch n RF = R124 = 39K và RI = R134 = 10K Ti n hành cân ch nh m ch: ch nh bi n tr R137 sao cho V1 = 2,73 + 0,01 x tOC (V). Trong th c t chính xác thì ta nhúng LM335 vào nư c á ang tan (0OC). Ch nh bi n tr R133 sao cho V2 = 2,73 V. sau khi qua kh i c m bi n nhi t s t o ra m t i n áp t i J93 (V OUT) có giá tr là 39 * tOC Chú ý: nhi t (mV). V i phân gi i c a ADC 0809 là 19,6 mV thì i n áp trên sau khi qua ADC 0809 s có giá tr là 39 * tOC / 19,6 ≈ 2 * tOC. Lưu ý kh i này ho t ng ta c n ph i c p ngu n cho kh i thông qua u n i J135 (POWER). • ng d ng: Thí nghi m ng d ng o nhi t môi trư ng b ng vi i u khi n. o Gi l p tín hi u tương t cung c p cho kh i ADC. o Giáo trình th c hành vi x lý. 30 Biên so n: Ph m Quang Trí
  4. Chương 1: C u hình c a mô hình thí nghi m vi i u khi n. 1.2.16 Kh i m d li u: • Sơ nguyên lý: 13. KHOÁI ÑEÄM DÖÕ LIEÄU J53 J54 J68 J69 INPUT 1 U28 ULN2803 OUTPUT 1 INPUT 3 U31 ULN2803 OUTPUT 3 1 1 18 1 1 1 18 1 IN0 OUT0 IN0 OUT0 IN1 OUT1 IN1 OUT1 2 2 17 2 2 2 17 2 IN1 OUT1 IN1 OUT1 IN2 OUT2 IN2 OUT2 3 3 16 3 3 3 16 3 IN2 OUT2 IN2 OUT2 IN3 OUT3 IN3 OUT3 4 4 15 4 4 4 15 4 IN3 OUT3 IN3 OUT3 IN4 OUT4 IN4 OUT4 5 5 14 5 5 5 14 5 IN4 OUT4 IN4 OUT4 IN5 OUT5 IN5 OUT5 6 6 13 6 6 6 13 6 IN5 OUT5 IN5 OUT5 IN6 OUT6 IN6 OUT6 7 7 12 7 7 7 12 7 IN6 OUT6 IN6 OUT6 IN7 OUT7 IN7 OUT7 8 8 11 8 8 8 11 8 IN7 OUT7 IN7 OUT7 IN8 OUT8 IN8 OUT8 10 9 10 9 +5V +5V COM GND COM GND C29 J109 C33 VCC 104 1 104 GND 2 +5V 3 GND POWER J61 J62 J78 J79 INPUT 2 U30 ULN2803 OUTPUT 2 INPUT 4 U32 ULN2803 OUTPUT 4 1 1 18 1 1 1 18 1 IN0 OUT0 IN0 OUT0 IN1 OUT1 IN1 OUT1 2 2 17 2 2 2 17 2 IN1 OUT1 IN1 OUT1 IN2 OUT2 IN2 OUT2 3 3 16 3 3 3 16 3 IN2 OUT2 IN2 OUT2 IN3 OUT3 IN3 OUT3 4 4 15 4 4 4 15 4 IN3 OUT3 IN3 OUT3 IN4 OUT4 IN4 OUT4 5 5 14 5 5 5 14 5 IN4 OUT4 IN4 OUT4 IN5 OUT5 IN5 OUT5 6 6 13 6 6 6 13 6 IN5 OUT5 IN5 OUT5 IN6 OUT6 IN6 OUT6 7 7 12 7 7 7 12 7 IN6 OUT6 IN6 OUT6 IN7 OUT7 IN7 OUT7 8 8 11 8 8 8 11 8 IN7 OUT7 IN7 OUT7 IN8 OUT8 IN8 OUT8 10 9 10 9 +5V +5V COM GND COM GND C32 C34 104 104 • Sơ b trí linh ki n: Giáo trình th c hành vi x lý. 31 Biên so n: Ph m Quang Trí
  5. Chương 1: C u hình c a mô hình thí nghi m vi i u khi n. • Gi i thi u chung: Trong trư ng h p các port xu t nh p c a vi i u khi n c n ph i i u khi n nh ng thi t b công su t l n ho c ph i i u khi n cùng lúc nhi u thi t b trên m t port. Lúc này òi h i c n ph i có các b khu ch i dòng i n ngõ ra t i các port xu t nh p c a vi i u khi n thì nó m i có th áp ng ư c công vi c i u khi n nêu trên. Trên mô hình thí nghi m ư c thi t k s n b n b m d li u có ch c năng khu ch i các dòng i n t i ngõ vào c a chúng. Dòng i n t i ngõ ra là kho ng 300 - 500 mA. Lưu ý m t i u r t quan tr ng trong kh i này là các b m ULN2803 s d ng ây là các b m có o. J53, J68, J61, J78 (INPUT): ngõ vào c a các b m d li u; J54, J69, J62, J79 (OUTPUT): ngõ ra c a các b m d li u (ngõ ra có o tr ng thái so v i ngõ vào). Lưu ý kh i này ho t ng ta c n ph i c p ngu n cho kh i thông qua u n i J109 (POWER). • ng d ng: ư c s d ng th c hi n vi c k t n i gi a các thi t b ngo i vi công su t cao v i chip vi i u o khi n. Khu ch i dòng i n i u khi n cung c p cho các thi t b công su t cao. o Lưu ý kh i này là kh i khu ch i m o. o Giáo trình th c hành vi x lý. 32 Biên so n: Ph m Quang Trí
  6. Chương 1: C u hình c a mô hình thí nghi m vi i u khi n. 1.2.17 Kh i gi i mã: • Sơ nguyên lý: 4. KHOÁI GIAÛI MAÕ U10 7447 J14 U12 7447 J19 7 13 1 7 13 1 A A D0 A D0 A 1 12 2 1 12 2 B B D1 B D1 B 2 11 3 2 11 3 C C D2 C D2 C 6 10 4 6 10 4 D D D3 D D3 D 9 5 9 5 E E E E 15 6 15 6 F F F F 14 7 14 7 G G G G J16 VCC 8 J20 VCC 8 DP DP 1 4 VCC 1 4 VCC A A BI/RBO BI/RBO 2 3 16 7SEG OUT 1 2 3 16 7SEG OUT 3 B B LT VCC LT VCC 3 5 8 3 5 8 C C RBI GND RBI GND 4 4 D D 5 U11 7447 J17 5 U13 7447 J21 A A 6 7 13 1 6 7 13 1 B A B A D0 A D0 A 7 1 12 2 7 1 12 2 C B C B D1 B D1 B 8 2 11 3 8 2 11 3 D C D C D2 C D2 C 6 10 4 6 10 4 D D D3 D D3 D BCD IN 1-2 9 5 BCD IN 3-4 9 5 E E E E 15 6 VCC 15 6 F F F F 14 7 14 7 G G G G VCC VCC 8 VCC 8 DP DP 4 VCC C3 C4 4 VCC BI/RBO BI/RBO 3 16 7SEG OUT 2 104 104 3 16 7SEG OUT 4 LT VCC LT VCC C1 C2 5 8 5 8 RBI GND RBI GND 104 104 VCC 16 J24 U15A 74139 J25 J22 U14 74138 J23 1 2 4 1 SEL A SEL0 GNDVCC A Y0 1 1 15 1 2 3 5 2 SEL A SEL0 SEL B SEL1 A Y0 B Y1 2 2 14 2 6 3 SEL B SEL1 SEL2 B Y1 Y2 3 3 13 3 DECODER 2-4 1 7 4 SEL C SEL2 SEL3 C Y2 G Y3 12 4 SEL3 Y3 DECODER 3-8 11 5 DECODER OUT SEL4 Y4 VCC 10 6 8 SEL5 Y5 6 9 7 J28 U15B 74139 J29 SEL6 G1 Y6 VCC 4 7 8 1 14 12 1 SEL7 SEL A SEL0 G2A Y7 A Y0 5 2 13 11 2 SEL B SEL1 G2B B Y1 VCC DECODER OUT 10 3 SEL2 Y2 C5 C6 16 DECODER 2-4 15 9 4 SEL3 VCC G Y3 104 104 8 J36 GND VCC 1 DECODER OUT GND 2 +5V 3 GND POWER • Sơ b trí linh ki n: Giáo trình th c hành vi x lý. 33 Biên so n: Ph m Quang Trí
  7. Chương 1: C u hình c a mô hình thí nghi m vi i u khi n. • Gi i thi u chung: Mô hình thí nghi m này ư c thi t k s n m t b gi i mã 3 sang 8 (U14 - 74138), hai b gi i mã 2 sang 4 (U15 - 74139) và b n b gi i mã BCD sang 7 o n (U10..U13 - 7447). M c ích chính c a các b gi i mã này là s d ng k t h p v i kh i LED 7 o n sinh viên có th thi t k , thí nghi m và tìm hi u v các phương pháp i u khi n LED 7 o n t ơn gi n ( i u khi n tr c ti p) n ph c t p ( i u khi n theo ki u quét LED). M t s phương pháp i u khi n LED 7 o n như (c u trúc c a các phương pháp này có th xem ph n sau ho c xem trong tài li u “Hư ng d n s d ng ph n m m mô ph ng MCS-51 Topview Simulator”): Ch hi n th không a h p v i ngõ vào BCD (Non Multiplexed displays with BCD inputs). o Ch hi n th không a h p v i ngõ vào 7 o n (Non Multiplexed displays with 7 segment o inputs). Ch hi n th a h p ngõ vào BCD v i b a h p bên trong (Multiplexed BCD input displays o with internal multiplexer). Ch hi n th a h p ngõ vào 7 o n v i b a h p bên trong (Multiplexed 7 segment input o displays with internal multiplexer). Ch hi n th a h p ngõ vào BCD v i b a h p bên ngoài (Multiplexed BCD input displays o with external multiplexer). Ch hi n th a h p ngõ vào 7 o n v i b a h p bên ngoài (Multiplexed 7 segment input o displays with external multiplexer). J16 (BCD IN 1-2): ngõ vào c a hai tín hi u mã BCD (4 bit cao và 4 bit th p); J14, J17 (7 SEG OUT 1, 7 SEG OUT 2): ngõ ra c a tín hi u mã 7 o n tương ng. Tương t như v y cho J20 và J19, J21. J22 (DECODER 3-8): các ngõ vào c a b gi i mã 3 sang 8; J23 (DECODER OUT): các ngõ ra c a b gi i mã 3 sang 8. J24, J28 (DECODER 2-4): các ngõ vào c a b gi i mã 2 sang 4; J25, J29 (DECODER OUT): các ngõ ra c a b gi i mã 2 sang 4. Lưu ý kh i này ho t ng ta c n ph i c p ngu n cho kh i thông qua u n i J36 (POWER). • ng d ng: Cung c p b gi i mã BCD sang 7 o n. o Cung c p b gi i mã 2 sang 4 ho c b gi i mã 3 sang 8. o Thí nghi m phương pháp k t n i kh i LED 7 o n tr c ti p ho c k t n i có thông qua các b gi i o mã v i kh i vi i u khi n. Giáo trình th c hành vi x lý. 34 Biên so n: Ph m Quang Trí
  8. Chương 1: C u hình c a mô hình thí nghi m vi i u khi n. 1.2.18 Kh i ADC: • Sơ nguyên lý: 22. KHOÁI ADC J112 J113 ANALOG IN U52 ADC0809 1 26 17 1 IN0 D0 IN0 D0 2 27 14 2 IN1 D1 IN1 D1 D34 3 28 15 3 IN2 D2 IN2 D2 VCC 1 4 1 8 4 GND IN3 D3 IN3 D3 2 5 2 18 5 +5V IN4 D4 IN4 D4 3 6 3 19 6 GND IN5 D5 IN5 D5 7 4 20 7 IN6 D6 IN6 D6 POWER 8 5 21 8 IN7 D7 IN7 D7 VCC DIGITAL OUT CLK750K 10 VCC CLK 12 REF+ C65 C66 16 REF- A0 104 104 25 A0 A1 24 A1 A2 23 A2 VCC 9 OE 7 14 EOC WR 2 VCC J118 U54A 1 6 11 START VCC 1 3 7402 22 13 CS0809 ALE GND 2 CS0809 RD CS0809 5 7 U54B 4 6 7402 • Sơ b trí linh ki n: • Gi i thi u chung: Nh m m c ích giúp sinh viên có th nghiên c u, thi t k và tìm hi u v nguyên lý chuy n i tín hi u tương t sang tín hi u s và ng d ng c a các vi m ch ADC trong th c t . T ó có th d dàng và thu n ti n trong vi c thi t k ư c các h th ng chuy n i tín hi u tương t sang tín hi u s dùng vi i u khi n k t h p vi m ch ADC. Giáo trình th c hành vi x lý. 35 Biên so n: Ph m Quang Trí
  9. Chương 1: C u hình c a mô hình thí nghi m vi i u khi n. Trên mô hình thí nghi m ã thi t k s n m t vi m ch ADC 0809, là m t vi m ch chuy n i tương t – s 8 bit có 8 ngõ vào tín hi u tương t , th c hi n vi c chuy n i tín hi u này. J112 (ANALOG IN): các ngõ vào tín hi u tương t (có 8 ngõ vào); J113 (DIGITAL OUT): ngõ ra tín hi u s 8 bit; J118 (CS 0809): ngõ vào cho phép ADC ho t ng. Vi c ch n l a ngõ vào c a tín hi u tương t s do kh i vi i u khi n quy t nh thông qua các ư ng a ch A0..A2. Quá trình th c hi n chuy n i và ưa d li u t i vi i u khi n s do kh i vi i u khi n qu n lý thông qua hai tín hi u RD\ và WR\. T n s l y m u c a chip ADC là 750KHz ư c l y t b chia t n trong kh i vi i u khi n. Lưu ý kh i này ho t ng ta c n ph i c p ngu n cho kh i thông qua u n i D34 (POWER). • ng d ng: Thí nghi m phương pháp k t n i vi m ch ADC v i vi i u khi n. o Thí nghi m phương pháp chuy n i d ng tín hi u t tương t sang s s d ng vi m ch ADC0809. o 1.2.19 Kh i DAC: • Sơ nguyên lý: 21. KHOÁI DAC J119 DIGITAL IN U55 DAC0808 8 12 2 R141 -12V D7 A8 /IOUT 7 11 2K7 D6 A7 6 10 D5 A6 5 9 4 R142 D4 A5 IOUT 4 5 4 8 10K D3 A4 3 7 2 J120 D2 A3 - 2 6 6 1 D1 ANALOG A2 1 5 16 3 2 D0 ANALOG A1 COMP + U56 D45 R145 14 C70 R143 LM741 ANALOG OUT VR+ 5V1 10K 3 104 2K7 7 1 V- R144 2K7 15 13 VR- V+ +12V C72 R 146 104 2K7 C71 C73 C74 10u 104 104 R150 VCC -VCC 2K7 +12V Giáo trình th c hành vi x lý. 36 Biên so n: Ph m Quang Trí
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí
65 tài liệu
2431 lượt tải
THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
3=>0