Computer Architecture<br />
Computer Science & Engineering<br />
<br />
Chương 4<br />
<br />
Bộ Xử lý<br />
Lộ trình dữ liệu – Điều khiển<br />
BK<br />
TP.HCM<br />
<br />
Dẫn nhập<br />
<br />
<br />
Các yếu tố xác định hiệu xuất Bộ Xử lý<br />
<br />
<br />
Số lệnh (Instruction Count)<br />
<br />
<br />
<br />
<br />
Số chu kỳ cho mỗi lệnh và thời gian chu kỳ đ/hồ<br />
<br />
<br />
<br />
<br />
<br />
<br />
Phiên bản đơn giản<br />
Phiên bản thực (cơ chế đường ống)<br />
<br />
Nhóm các lệnh đơn giản, nhưng đặc trưng:<br />
<br />
<br />
<br />
<br />
BK<br />
<br />
Xác định bằng phần cứng CPU<br />
<br />
Đề cập 2 mô hình thực hiện MIPS<br />
<br />
<br />
<br />
<br />
Xác định bởi “Kiến trúc tập lệnh” ISA và Trình biên dịch<br />
<br />
Truy cập bộ nhớ: lw, sw<br />
Số học/luận lý: add, sub, and, or, slt<br />
Nhảy, rẽ nhánh (chuyển điều khiển): beq, j<br />
<br />
TP.HCM<br />
<br />
25-Aug-16<br />
<br />
Khoa Khoa học & Kỹ thuật Máy tính<br />
<br />
2<br />
<br />
Các bước thực hiện lệnh<br />
<br />
<br />
<br />
<br />
<br />
PC Bộ nhớ chứa lệnh, Nạp lệnh<br />
Đọc nội dung thanh ghi (Register numbers[rs,<br />
rt, rd] register file)<br />
Tùy thuộc vào loại lệnh mà<br />
<br />
<br />
Sử dụng ALU để tính<br />
<br />
<br />
<br />
<br />
<br />
<br />
<br />
<br />
Phép số học Kết quả<br />
Xác định địa chỉ bộ nhớ (load/store)<br />
Xác định địa chỉ rẽ nhánh<br />
<br />
Truy cập dữ liệu bộ nhớ cho lệnh for load/store<br />
PC Địa chỉ lệnh kế or PC + 4<br />
<br />
BK<br />
TP.HCM<br />
<br />
25-Aug-16<br />
<br />
Khoa Khoa học & Kỹ thuật Máy tính<br />
<br />
3<br />
<br />
Lược đồ thực hiện (CPU)<br />
<br />
BK<br />
TP.HCM<br />
<br />
25-Aug-16<br />
<br />
Khoa Khoa học & Kỹ thuật Máy tính<br />
<br />
4<br />
<br />
Bộ Multiplexer<br />
<br />
<br />
Không thể nối dây<br />
trực tiếp lại với nhau<br />
<br />
<br />
Sử dụng bộ<br />
multiplexers<br />
<br />
BK<br />
TP.HCM<br />
<br />
25-Aug-16<br />
<br />
Khoa Khoa học & Kỹ thuật Máy tính<br />
<br />
5<br />
<br />