intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE

Chương 2: Thiết kế máy trạng thái cân bằng lưu đồ máy trạng thái

Chia sẻ: Cao Van Manh | Ngày: | Loại File: PDF | Số trang:14

69
lượt xem
5
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Một khối Sm chứa chính xác một hộp trạng thái cùng với các hộp quyết dịnh và các hộp xuất theo điều kiện liên hệ với trạng thái đó. Một khối SM có chính xác một đường vào và một hoặc nhiều đường ra

Chủ đề:
Lưu

Nội dung Text: Chương 2: Thiết kế máy trạng thái cân bằng lưu đồ máy trạng thái

  1. 9/9/2011 Chương 2 THI T K MÁY TR NG THÁI B NG LƯU MÁY TR NG THÁI 2.1 LƯU MÁY TR NG THÁI 1
  2. 9/9/2011 Kh i Máy tr ng thái (SM) 2
  3. 9/9/2011 3
  4. 9/9/2011 2.2 THÀNH L P LƯU SM Phương pháp suy ra lưu SM cho m t h i u khi n tu n t thì gi ng v i phương pháp dùng suy ra gi n tr ng thái: 1. V sơ kh i c a h th ng mà ta ang i u khi n. 2. nh nghĩa các tín hi u vào và ra c n cho h i u khi n. 3. Xây d ng lưu SM ki m tra các tín hi u vào và ra c n cho h i u khi n. 4. Xây d ng lưu SM ki m tra các tín hi u vào và t o ra chu i các tín hi u ra úng. Thí d 2.1 Xây d ng m t kh i SM có ba bi n vào (A, B, C), 4 bi n ra (W, Z, Y, Z), và ư ng ra (1 và 2). V i kh i này, ngõ ra Z luôn luôn là 1, và W là 1 n u c hai A và B b ng 1. N u C = 1 và A = 0 thì Y = 1 và i ra ư ng 1. N u C = 0 ho c A = 1 thì X = 1 và i ra ư ng 2. Theo bài ta th y Z ph i là bi n ra Moore, còn các bi n ra khác là bi n Mealy; và ta có lưu SM sau: 4
  5. 9/9/2011 Thí d 2.3 V lưu SM c a h có m t ngõ vào X, m t ngõ ra Z và m t ngõ xung nh p CLK; h này phát hi n chu i Thí d 2.2 V lưu SM c a h ki m tra ch n l s bit vào 1,0,1. Ngõ ra Z = 1 khi chu i vào là 1,0,1; giá tr bit nh n ư c ngõ vào X, cu i c a chu i có th làm bit u c a chu i m i. n u s bit 1 nh n ư c ngõ a- Gi i theo h Mealy vào X là s l thì Z = 1, là Ta có gi n tr ng thái sau: s ch n thì Z = 0. N u g i EVEN là tr ng thái ch s bit 1 nh n ư c là ch n và ODD là tr ng thái ch s bit 1 nh n ư c là l thì ta có ư c lưu SM như hình 2.12. b- Gi i theo h Moore Ta có gi n tr ng thái sau: 5
  6. 9/9/2011 Thí d 2.4 L p lưu SM cho b chia nh phân song song Ta xét thi t k b chia song song cho các s nh phân dương. Thí d , ta s thi t k m t h chia s b chia (dividend) 6 bit cho s chia (divisor) 3 bit có ư c thương s 3 bit. Hình sau minh h a cho quá trình chia: • Ta nh n th y vi c chia có th th c hi n ư c b ng các phép toán tr và d ch. xây d ng b chia ta s dùng thanh ghi s b chia 7 bit và thanh ghi s chia 3 bit như hình 2.18. 6
  7. 9/9/2011 • Tín hi u d ch (Sh - Shift) s d ch “s b chia” sang trái m t v trí. • Tín hi u tr (Su - Subtract) s tr “s chia” cho 4 bit t n cùng bên trái c a thanh ghi “s b chia” và t bit thương s (bit t n cùng bên ph i trong thanh ghi “s b chia”) lên 1. N u “s chia” l n hơn 4 bit t n cùng bên trái c a “s b chia”, ngõ ra c a b so sánh là C = 0, ngư c l i C = 1. • M ch i u khi n t o ra chu i các tín hi u “d ch” và “tr ” mong mu n. B t c khi nào C = 1, tín hi u “tr ” ư c t o ra và bit thương s ư c t lên 1. Thí d 2.5 L p lưu SM cho ph n i u khi n b nhân. Ta s thi t k b nhân song song cho các s nh phân dương, nhân nh phân ch c n các phép toán d ch và c ng. Thay vì ban u ph i t o ra t t c các “tích t ng ph n” (partial product) r i c ng l i, thì ta s c ng “tích t ng ph n” m i khi ư c t o ra, do ó qui v bài toán c ng hai s nh phân. Nhân hai s 4 bit c n m t thanh ghi “s b nhân” (multiplicand register) 4 bit, m t thanh ghi “s nhân” (multiplier) 4 bit và thanh ghi 8 bit dành cho s h ng tích. Thanh ghi tích s làm vi c như thanh ghi tích lũy là t ng tích lũy các “tích t ng ph n”. Thay vì ph i d ch “s b nhân” sang trái trư c khi c ng, ngư i ta s d ch thanh ghi tích sang ph i. 7
  8. 9/9/2011 8
  9. 9/9/2011 Thí d 2.6: Thi t k trò chơi xúc x c i n t . Như v y sau khi gieo xúc x c (roll), t ng c a các giá Hình 2.26 cho th y sơ kh i c a trò chơi xúc x c. Hai b tr trong 2 b m n m trong dãi t 2 n 12. Các qui m dùng mô ph ng gieo xúc x c. M i b m m tu n t t c chơi như sau: 1, 2, 3, 4, 5, 6, 1, 2, … 1. Sau l n gieo xúc x c (roll) l n th nh t, ngư i chơi th ng n u t ng là 7 ho c 11. Ngư i chơi thua n u t ng là 2, 3, ho c 12. Ngư c l i t ng có ư c trong l n “roll” th nh t ư c xem như “ i m” c a ngư i chơi và ph i “roll” xúc x c l n n a. 2. l n “roll” th hai ho c k ti p, ngư i chơi th ng n u t ng b ng “ i m” c a ngư i chơi và thua n u t ng là 7. Ngư c l i ngư i chơi ph i “roll” l n n a cho n khi cu i cùng ngư i chơi th ng ho c thua. 9
  10. 9/9/2011 Các tín hi u vào h i u khi n ư c nh nghĩa như sau: • D7=1 n u t ng c a xúc x c là 7. • D11=1 n u t ng c a xúc x c là 11. • D2312=1 n u t ng c a xúc x c là 2, 3, ho c 12. • Eq=1 n u t ng c a xúc x c b ng s ư c c t trong thanh ghi i m. • Rb=1 khi n nút gieo xúc x c Rb. • Reset=1 khi n nút Reset. Các bi n ra c a h i u khi n ư c nh nghĩa như sau: • Roll=1 cho phép các b m xúc x c. • Sp=1 làm cho t ng s ư c c t vào thanh ghi i m (Sp=Save points). • Win=1 làm cho èn “Win” sáng (th ng). • Lose=1 làm cho èn “Lose” sáng (thua). 2.3 CÀI T CÁC LƯU SM • Các phương pháp ư c dùng cài t các lưu SM tương t v i các phương pháp dùng cài t các gi n tr ng thái. • Như v i b t c h tu n t nào, cài t (realization) s g m có m t h t h p cùng v i các flipflop ch a tr ng thái c a h (xem mô hình h tu n t Moore và Mealy). Trong m t s trư ng h p, có th nh n ra ư c các tr ng thái tương ương trong lưu SM và kh i các tr ng thái th a v i cùng phương pháp dùng rút g n các b ng tr ng thái. • Tuy nhiên, thư ng thì lưu SM ư c c t không hoàn toàn, nghĩa là t t c các bi n vào không ư c ki m tra trong m i tr ng thái, mà nó làm cho vi c rút g n khó khăn hơn. Ngay c n u s tr ng thái trong lưu SM có th ư c rút g n, không ph i luôn luôn như ý mu n vì k t h p các tr ng thái có th làm cho lưu SM khó di n d ch hơn. 10
  11. 9/9/2011 • Trư c khi suy ra các phương trình bi n ra và tr ng thái k t lưu SM, ta ph i th c hi n gán tr ng thái. • Cách t t nh t th c hi n phép gán ph thu c vào lưu SM ư c cài t như th nào. • N u s d ng các c ng và các flipflop (ho c cài t PLD tương ương) có th dùng phép gán tr ng thái ph n ph l c. Các phương trình bi n ra và tr ng thái có th Phương trình tr ng thái k cho B có ba s h ng ư c ơn gi n hóa hơn b ng b ng Karnaugh tương ng v i ba ư ng d n n i ghép: v i tr ng thái không s d ng (AB = 10) làm B+ = A’B’X (do link 1) + i u ki n “don’t care”, khi ó: A’BX (do link 2) + Za = A’B’ + (AB’) = B’ ABX (do link 3) Zb = A’B B+ = (A’ + B) X Zc = AB + (AB’) = A Z1 = ABX’ + (AB’X’) = AX’ Tương t có hai ư ng d n n i ghép k t thúc Z2 = ABX + (AB’X) = AX tr ng thái v i A = 1, do ó: A+ = BX A+ = A’BX + ABX = BX B+ = A’B’X + A’BX + ABX + (AB’X) = X 11
  12. 9/9/2011 Tìm phương trình tr ng thái k t lưu SM Như minh h a trên, phương trình tr ng thái k cho m t bi n Q c a flipflop có th suy ư c t lưu SM như sau: 1- Tìm ra t t c các tr ng thái trong ó Q = 1. 2- i v i m i tr ng thái này, tìm ra t t c các ư ng d n n i ghép mà d n n tr ng thái ó. 3- V i m i ư ng d n n i ghép này, tìm ra m t s h ng là 1 khi i theo ư ng d n n i ghép này. Nghĩa là, v i ư ng d n n i ghép t Si n Sj, s h ng s là 1 n u máy tr ng thái Si và các i u ki n thoát ra n Sj ư c th a. 4- Bi u th c cho Q+ (tr ng thái k c a Q) ư c t o thành b ng cách OR các s h ng ư c tìm th y bư c 3 l i v i nhau. • Ti p theo ta l y thí d khác, xét lưu SM c a ph n i u khi n b chia nh phân (hình 2.20). Ta s cài t lưu SM v i m t PLA hay ROM và 2 flipflop D. • Như ch b ng 2.1, PLA có 4 bi n vào và 5 bi n ra. M i hàng trong b ng tương ng v i 1 trong các ư ng d n n i ghép trong lưu SM. 12
  13. 9/9/2011 Thí d 2.7: Cài t lưu SM hình 2.32 dùng PLA và D flipflop có xung nh p kích c nh xu ng. V sơ kh i và b ng PLA (không c n ơn gi n các phương trình). 13
  14. 9/9/2011 Tương t như cách làm v i nh ng thí d trư c, ta suy ra ư c phương trình tr ng thái k và phương trình ngõ ra: 14
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
3=>0