Quá trình hình thành giáo trình thiết kế mạch đếm điện tử dùng vi điều khiển mạch báo p4
lượt xem 5
download
Nhóm B Port C (thấp) 1 = nhập 0 = xuất Port B 1 = nhập 0 = xuất Chọn chế độ 0 = chế độ 0 1 = chế độ 1 Nhóm A Port C (cao) 1 = nhập 0 = xuất Port A 1 = nhập 0 = xuất Chọn chế độ 00 = chế độ 0 01 = chế độ 1 1x = chế độ 2 Cờ lập chế độ 1 = tích cựïc Vì dòng ra các port của 8255 rất nhỏ (lớn nhất là port A khoảng 5mA) nên cần có IC đệm dòng để nâng dòng lên đủ kéo cho led sáng
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Quá trình hình thành giáo trình thiết kế mạch đếm điện tử dùng vi điều khiển mạch báo p4
- Luaän vaên toát nghieäp Trang 28 Caáu truùc töø ñieàu khieån: D7 D6 D5 D4 D3 D2 D1 D0 Nhoùm B Port C (thaáp) 1 = nhaäp 0 = xuaát Port B 1 = nhaäp 0 = xuaát Choïn cheá ñoä 0 = cheá ñoä 0 1 = cheá ñoä 1 Nhoùm A Port C (cao) 1 = nhaäp 0 = xuaát Port A 1 = nhaäp 0 = xuaát Choïn cheá ñoä 00 = cheá ñoä 0 01 = cheá ñoä 1 1x = cheá ñoä 2 Côø laäp cheá ñoä 1 = tích cöïïc Vì doøng ra caùc port cuûa 8255 raát nhoû (lôùn nhaát laø port A khoaûng 5mA) neân caàn coù IC ñeäm doøng ñeå naâng doøng leân ñuû keùo cho led saùng. Chuùng em choïn IC ñeäm 74245, sau ñaây laø sô ñoà chaân, baûng traïng thaùi cuûa 74245: Sô ñoà chaân vaø sô ñoà logic cuûa 74245 nhö sau: GVHD Nguyeãn Vieät Huøng
- Luaän vaên toát nghieäp Trang 29 18 1 20 DIR Vcc 19 2 Enable Direction Operation A1 G\ G\ Control 3 A2 B1 DIR A3 B2 4 17 L L Döõ lieäu töø B ñöa ra 74245 A4 B3 bus A 5 16 L H Döõ lieäu töø A ñöa ra A5 B4 6 15 busA A6 B5 7 14 H X Ngaên A7 B6 8 13 A B7 9 12 Baûng söï thaät B8 10 11 Sô ñoà chaân Tuy nhieân doøng ra lôùn neân phaûi duøng theâm ñieän trôû haïn doøng töø moãi ngoõ ra (B1 _ B8) cuûa 74245 4. Baøn phím: Vì ñaây laø maïch ñeám saûn phaåm, ñeám soá saûn phaåm trong moät thuøng, vaø soá saûn phaåm trong moät loâ, moãi loaïi nhö vaäy coù theå nhaäp vaøo soá ñeám trong phaïm vi töø 0 ñeán toái ña 9999, do ñoù chuùng em söû duïng 10 phím soá töø 0 ñeán 9. Vaø moãi laàn nhaäp soá vaøo ñeå nhaän bieát laø nhaäp maáy soá hoaëc ñaõ nhaäp xong vaø muoán bieát cho pheùp ñeám chöa hoaëc huûy boû soá vöøa nhaäp phaûi caàn söû duïng theâm caùc phím chöùc naêng, neân chuùng em duøng theâm 6 phím chöùc naêng töø A ñeán F. Do ñoù baøn phím goàm 16 phím ñöôïc keát noái vaøo port 1 cuûa 8051: Sô ñoà khoái keát noái nhö sau: 8051 PORT 1 BAØN PHÍM GVHD Nguyeãn Vieät Huøng
- Luaän vaên toát nghieäp Trang 1 Port0 Data A0 A7 A0 A1 Address PortB.0 Thu Phaùt Hieån 74373 ROM R AM 8255-2 8255-1 PortA thò 8 Rôle R ôle PortB PortA CS\ C S\ CS\ CS\ 0 ÑH BC 5 A8 A12 1 74138 Y 0 Port2 A13 A15 Y1 Y2 Y3 BAØN PHÍM Port1 SÔ ÑOÀ KHOÁI CHI TIEÁT CUÛA MAÏCH ÑIN GVHD Nguyeãn Vieät Huøng
- Luaän vaên toát nghieäp Trang 1 PHAÀN II THIEÁT KEÁ,THI COÂNGVAØ CHÖÔNG TRÌNH CHÖÔNG I THIEÁT KEÁ, THI COÂNG PHAÀN CÖÙNG Sau khi ñaõ phaân tích moät moâ hình heä thoáng vi xöû lyù baây giôø chuùng em baét ñaàu ñi vaøo tính toaùn caùc giaù trò thöïc teá ñeå cho heä thoáng hoaït ñoäng ñöôïc. Vieäc tính toaùn löïa choïn phaûi döïa treân lyù thuyeát vaø caùc linh kieän thoâng duïng treân thò tröôøng. Maëc duø phaàn cöùng heä thoáng khoâng theå thay ñoåi ñöôïc nhöng phaàn meàm coù theå thay ñoåi laøm cho heä thoáng coù khaû naêng hoaït ñoäng moät caùch linh hoaït vì vaäy thieát keá phaàn cöùng phaûi caân ñoái sao cho phaàn meàm khoâng quaù phöùc taïp. I. KEÁT NOÁI 8051 VÔÙI BOÄ NHÔÙ VAØ CAÙC IC NGOAÏI VI : 1. Keát noái boä nhôù chöông trình beân ngoaøi: Boä xöû lyù chính laø IC 8051 vôùi taàn soá laøm vieäc laø 12 MHz. Chaân 18, 19 cuûa 8051 ñöôïc noái vôùi thaïch anh (cuõng coù theå thay theá thaïch anh baèng tín hieäu xung clock). Boä nhôù ROM ñöôïc cho pheùp bôûi tín hieäu PSEN\. Hình sau moâ taû caùch noái boä nhôù Eprom vôùi 8051: Port 0 D7 - D 0 D EA EPROM 74373 8051 A7- A0 Q G ALE Port2 A15 -A8 0E\ PSEN 2. Keát noái boä nhôù döõ lieäu ngoaøi: Boä nhôù Ram ñöôïc cho pheùp ghi/ ñoïc baèng caùc tín hieäu ñieàu khieån WR\ vaø RD\. 8051 coù 1 leänh duy nhaát truy xuaát döõ lieäu cuûa boä nhôù döõ lieäu ngoaøi laø MOVX duøng con troû 16 bit (DPTR) hoaëc R0 vaø R1 xem nhö thanh ghi ñòa chæ. Keát noái bus ñòa chæ vaø bus döõ lieäu giöõa RAM vaø 8051 cuõng gioáng nhö EPROM . Ngoaøi ra, RD cuûa 8051 ñöôïc noái tôùi chaân cho pheùp xuaát (OE\ ) cuûa Ram vaø chaân WR ñöôïc noái tôùi chaân ghi (WR\) cuûa Ram. GVHD Nguyeãn Vieät Huøng
- Luaän vaên toát nghieäp Trang 2 D7 - D0 Port 0 EA D RAM 8051 Q A7- A0 74373 G ALE A15 -A8 Port2 0E WR RD 3.Keát noái maïch giaûi maõ: *Hình thaønh maïch giaûi maõ ñòa chæ döïa treân baûng ñoà boä nhôù sau: IC A A A A A A A A A A A A A A A A hex 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Rom 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000 H 8K 1FFFH 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 Ram 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000 H 8K 3FFFH 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 8255 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000 H 1 4003 H 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 8255 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 6000 H 2 6003 H 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 Tuy nhieân taïi moät thôøi ñieåm chæ coù 1 IC nhôù ñöôïc truy xuaát neân duøng caùc ñöôøng ñòa chæ A13, A14, A15 ñeå phaân bieät. Laáy A15, A13, A14 noái tôùi 3 ñaàu vaøo IC giaûi maõ 74138 (A,B,C). Caùc ngoõ ra Y0, Y1,Y2, Y3 laàn löôït ñöôïc noái tôùi CE cuûa Rom,Ram, CS cuûa 8255. Khi Yi = 0 thì IC ñoù ñöôïc choïn: A13, A14, A15 = 0 choïn Rom A13 = 1, A14, A15 = 0 choïn Ram A13 = 0, A14 = 1, A15 = 0 choïn 82551 A13 =1, A14 = 1, A15 = 0 choïn 82552 4. Keát noái maïch choát: -Chaân ALE (chaân 30) cuûa 8051 keát noái vôùi chaân G cuûa 74373. Caùc ñöôøng cuûa Port0 noái vôùi caùc ñöôøng töø Do ñeán D7 cuûa 74373. Caùc ñöôøng tín hieäu (Q0Q7 ) cuûa 74373 vaø caùc ñöôøng port 2 (P2.0 P2.7) ñöôïc noái tôùi caùc ñöôøng ñòa chæ cuûa ROM vaø RAM (A0 A12 ) coøn caùc ñöôøng döõ lieäu töø port 0 ñöôïc noái tôùi caùc ñöôøng döõ lieäu cuûa ROM vaø RAM, 8255 (D0 D 7 ). GVHD Nguyeãn Vieät Huøng
- Luaän vaên toát nghieäp Trang 3 -Trong moãi chu kyø maùy seõ coù 2 xung ALE. Khi ALE ôû möùc logic cao (G = 1) vaø OC\ = (0) thì ngoõ ra Qo Q7 töông öùng vôùi ngoõ vaøo D, moïi söï thay ñoåi ôû ngoõ vaøo ñeàu aûnh höôûng ñeán ngoõ ra, luùc naøy Port 0 töông öùng laø ñöôøng ñòa chæ Ao A7. Khi ALE xuoáng möùc thaáp (G = 0), ngoõ ra Q seõ giöõ nguyeân traïng thaùi tröôùc ñoù baát chaáp ngoõ vaøo D, luùc naøy caùc ñöôøng Port 0 töông öùng laø caùc ñöôøng döõ lieäu Do D7. *Tín hieäu PSEN\ cuûa 8051 (chaân 29) noái tôùi 0E cuûa Rom. Caùc ñöôøng (RD,WR) noái ñeán RD, WR cuûa Rom vaø 8255. Do muoán xeáp choàng boä nhôù neân cho tín hieäu RD\, PSEN cuûa 8051 qua coång AND (duøng 2 coång NAND 74132) ñöa tôùi OE\ cuûa Ram *Hình thaønh coâng taéc löaï choïn Rom A, Rom B: - Sô ñoà nguyeân lyù cuûa coâng taéc löïa choïn: (Sô ñoà nguyeân lyù maïch ñieàu khieån) - Nguyeân lyù hoaït ñoäng cuûa coâng taéc löïa choïn nhö sau: Baát cöù khi naøo cho pheùp truy xuaát Rom (ngoõ vaøo 1 chaân coång OR xuoáng möùc logic [0]) vaø ngoõ ra coâng taéc löïa choïn A hoaëc B xuoáng möùc logic [0] thì Rom A hay B ñöôïc truy xuaát. -Khi SW1 noái tôùi B, ngoõ ra cuûa coång NAND (U9A) = 1 ngoõ ra coång OR (U8A) = 1, Rom A khoâng ñöôïc choïn. Ñoàng thôøi khi ñoù, ngoõ ra coång NAND (U9B) = 0, neáu A13, A14, A15 = 0 thì ngoõ ra coång OR (U8B) = 0 Rom B ñöôïc choïn. Ngöôïc laïi, coâng taéc chuyeån sang A thì Rom A ñöôïc truy xuaát. II. THIEÁT KEÁ MAÏCH RESET: Khi coâng taéc chuyeån töø A sang B vaø ngöôïc laïi ñeàu reset toaøn boä laïi heä thoáng ñeå cho PC = 0000H. Bôûi vì khi ñang laøm vieäc taïi Rom A, PC khaùc 0000H, khi chuyeån sang Rom B PC baét ñaàu taïi ñòa chæ khaùc 0000H laøm sai chöông trình. Vì vaäy maïch reset trong ñoà aùn naøy bao goàm reset töø chuyeån coâng taéc choïn Rom, reset töø ngoaøi ñöa tôùi (neáu nhö keát hôïp vôùi maïch khaùc), reset khi baét ñaàu moãi chöông trình ñeám saûn phaåm vaø reset neáu nhö nguoàn cung caáp yeáu. Sô ñoà nguyeân lyù maïch reset trong sô ñoà nguyeân lyù maïch ñieàu khieån. 1. Maïch reset töø vieäc choïn Rom: M aïch ñöôïc taïo bôûi coång nand, IC 74221, coång OR7432 vaø 1 coång OR khi keát hôïp vôùi reset khaùc sô ñoà chaân vaø baûng thaùi cuûa 74221 nhö sau: Sô ñoà chaân SN 74221: Baûng traïng thaùi Vcc INPUT OUTPUT 1A Reset clear A B Q Q 1B Cset L X X L H 1Q\ X H X L H Clr 2Q\ 74221 X X L L H 1Q clr H L 2Q 2B H H Cset 2A L H Reset GVHD Nguyeãn Vieät Huøng
- Luaän vaên toát nghieäp Trang 4 Qua baûng traïng thaùi: - Khi chaân clear ôû möùc logic cao, A ôû möùc logic thaáp vaø chaân B chuyeån traïng thaùi töø möùc logic 0 leân 1 ôû ngoõ ra Q (ngöôïc laïi vôùi Q\) - Khi chaân clear ôû möùc logic cao, B ôû möùc logic cao vaø chaân A chuyeån traïng thaùi töø möùc logic 1 xuoáng 0 thì thì 74211 taïo ra moät xung döông ôû ngoõ ra Q Quaù trình reset ñöôïc thöïc hieän nhö sau: Khi SW chuyeån sang B, ngoõ ra cuûa coång NAND (U9A) töø 0 leân 1 chaân B cuûa74211 (U10B) töø 0 leân 1, A = 0 coù moät xung ôû ngoõ ra Q ngoõ ra coång OR leân 1 daãn ñeán RST = 1 heä thoáng bò reset: ñeøn reset (D4 saùng). Khi chuyeån coâng taéc sang A, ngoõ ra coång nand (U9A) töø 1 xuoáng 0chaân A cuûa 74221 töø 1 xuoáng 0, B = 1 coù xung ra ôû ngoõ ra Q 74211 (U10A) maïch bò reset. 2. Reset baèng nuùt nhaán: Khi nhaán nuùt, 1 chaân cuûa coång nand U2A ñöôïc noái mass ngoõ ra = 1, reset (RST) = 1, heä thoáng bò reset (ñoàng thôøi khi ñoù chaân coøn laïi cuûa coång nand luoân ñöôïc giöõ ôû möùc cao). Khi keát noái vôùi maïch ñieän khaùc, maïch ñieän khaùc coù theå reset maïch ñieän naøy qua header 3 (JP8). Söï taùc ñoäng thoâng qua söï ngaét daãn cuûa Q3 C828. Khi Q3 daãn (coù taùc ñoäng beân ngoaøi), ngoõ ra coång nand (U2A) = 1, ngoõ ra coång OR = 1, RST = 1, heä thoáng bò reset. 3. Reset khi nguoàn cung caáp yeáu: Caùc IC soá chæ hoaït ñoäng toát khi nguoàn cung caáp oån ñònh. Khi ñieän aùp nguoàn yeáu, caùc IC hoaït ñoäng hoãn loaïn, neáu khoâng coù söï hieån thò veà nguoàn cung caáp seõ gaây ra tröôøng hôïp maïch hoaït ñoäng sai maø khoâng bieát ñöôïc nguyeân nhaân. Treân maïch ñieän naøy, ñieän yeáu thì led xanh (D 7) seõ saùng vaø luùc ñoù thì maïch seõ bò reset cho ñeán khi nguoàn cung caáp oån ñònh, coøn khi nguoàn oån ñònh thì led ñoû (D8) seõ saùng. Quaù trình reset thöïc hieän döïa treân söï ngaét daãn cuûa transistor keát hôïp vôùi coång Nand 74132. Nguyeân lyù hoaït ñoäng maïch reset nhö sau: - Khi ñieän yeáu (VH < 3,7 Volt), Zener (D5, D6) khoâng daãn Q5 khoâng daãn, ngoõ ra coång Not (coång nand 74132) = 0, Q6; khoâng daãn, Q7 daãn (led xanh saùng), Q8 daãn moät chaân cuûa coång nand (U2A) bò noái mass, maïch bò reset. - Khi nguoàn cung caáp ñaày ñuû, D5;D6 daãn, Q5 daãn, Q6; Q7 khoâng daãn, Q9 daãn led ñoû saùng maïch hoaït ñoäng bình thöôøng. Tính toaùn caùc giaù trò ñieän trôû phaân cöïc cho transistor khi nguoàn cung caáp yeáu: Vì maïch söû duïng caùc transistor laøm vieäc ôû traïng thaùi baõo hoøa neân ñieàu kieän ñeå cho transistor hoaït ñoäng ôû traïng thaùi naøy laø: IB > ICSAT ; VBESAT =0.8V ; VCESAT =0.2V ; Trong maïch Reset naøy coù duøng 74HC132 (coång NAND ) coù caùc thoâng soá nhö sau: VIH(MIN) : Ñieän aùp ngoõ vaøo thaáp nhaát ôû möùc [ 1]. VIL(MAX) : Ñieän aùp ngoõ vaøo cao nhaát ôû möùc [0 ]. GVHD Nguyeãn Vieät Huøng
- Luaän vaên toát nghieäp Trang 5 VOH(MIN) : Ñieän aùp ngoõ ra thaáp nhaát ôû möùc [ 1 ]. VOH(MIN) : Ñieän aùp ngoõ ra cao nhaát ôû möùc [ 0 ]. VIH(MIN) = 3.5 (V) VIL(MAX) = 1 (V ) VOH(MIN) = 4.9 (V ) VOH(MAX) = 0.1 ( V ) Tính toaùn caùc giaù trò: 1. Transistor Q1 (C828 ): LED CESAT 5 2 0.2 C + Choïn doøng qua LED laø 10mA RC 280 10.10 3 5 2 0.2 + Choïn RC = 220 I CSAT 0.013mA 13mA 220 VBESAT ICSAT x VOH RB (4.9 0,8).40 + Choïn = 40 3 RB 13.10 RB < 12,6k. Choïn RB = R5 = 10k 2. Transistor Q2 (A564 ): VCC VLED VECSAT ICSAT RC 5 2 0.2 + Choïn doøng qua led laø 10mA RC 280 10.10 3 5 2 0 .2 Choïn RC = 220 0.013 A 13mA 15mA I CSATtt I LEDtt 220 + Choïn = 40 , ñieàu kieän baûo hoøa: IB > ICSAT V CC V EBSATt V OL I SATtt RB (V CC V EBSATt V OL ) 40 ( 5 0 ,8 0 ,1) RB 12 ,5 K I SATtt 13 Choïn RB = R7 = 10K 3.Transistor Q4: (C828 ) + ChoÏn = 40 VCC VLED VCESAT ICSAT + Choïn doøng qua led laø 10mA RC GVHD Nguyeãn Vieät Huøng
- Luaän vaên toát nghieäp Trang 6 5 2 0.2 ChoÏn RC = 220 RC 280 10.10 3 5 2 0.2 I CSATtt 13mA 220 10 3 Maø ñieàu kieän baõo hoøa laø: IB > IcSAT 4.9 0.8 12,61K VOH VBESAT ICSAT RB 40 RB 13 Choïn RB = R19 = 10k 4. Transistor Q5 (C828): + ChoÏn = 40 + Choïn doøng IC =10mA VCC VCE 5 0.2 RC 480 10.10 3 IC Rc =1K + IB > IcSAT VCC VD 5 VD 6 VBESAT VCC VCESAT RB RC VCC VD5 VD 6 RC RB VCC VCESAT 5 0.7 3 0,8 1 40 5 0.2 4.17 K Choïn RB < 4.17K, laáy RB (R21) laØ bieán trôû 20K ñeå ñieàu chænh cho chính xaùc 5. Transistor Q6 (C828 ): +Choïn = 40 +Maø ñieàu kieän baõo hoøa laø: IB > IcSAT , choïn Rc = 1K VOH VBESAT VCC VCESAT RB RC 4.9 0.8 1 34,16 K RB 40. 5 0.2 Choïn RB = R24 = 10 k GVHD Nguyeãn Vieät Huøng
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Quá trình hình thành giáo trình chỉnh lưu tuyến SDH truyền dẫn thông qua lưu tuyến viba và trạm thu phát BTS p3
12 p | 102 | 12
-
Quá trình hình thành giáo trình phương pháp giao tiếp giữa khối phối ghép bus với bộ vi xử lý AMD trong mainboard p3
10 p | 113 | 11
-
Quá trình hình thành giáo trình thiết kế máy tính cước điện thoại thông qua bộ vi xử lý E386 p4
11 p | 85 | 8
-
Quá trình hình thành giáo trình thiết kế máy tính cước điện thoại thông qua bộ vi xử lý E386 p5
10 p | 60 | 7
-
Quá trình hình thành giáo trình xây dựng đập chắn trong quy trình xây dựng đê tường chống lũ p4
6 p | 68 | 7
-
Quá trình hình thành giáo trình thiết kế máy tính cước điện thoại thông qua bộ vi xử lý E386 p2
11 p | 96 | 6
-
Quá trình hình thành giáo trình phân tích phương pháp nghiên cứu hệ thống truyền tải dữ liệu số trong hệ thống con chuyển mạch GSM p8
10 p | 98 | 6
-
Quá trình hình thành giáo trình phân tích phương pháp nghiên cứu hệ thống truyền tải dữ liệu số trong hệ thống con chuyển mạch GSM p7
9 p | 94 | 5
-
Quá trình hình thành giáo trình thiết kế máy tính cước điện thoại thông qua bộ vi xử lý E386 p1
11 p | 74 | 5
-
Quá trình hình thành giáo trình thiết kế và nguyên lý chung của phần cứng ngoài của bộ vi xử lý và bộ nhớ qua hệ thống mạch Z80 p6
10 p | 81 | 5
-
Quá trình hình thành giáo trình điều chỉnh nhiệt độ chất lượng của sản phẩm được quyết định bởi chất lượng của quá trình sấy p6
10 p | 109 | 5
-
Quá trình hình thành giáo trình viết từ ngôn ngữ gợi nhớ sang mã máy tại những lệnh jump và call p10
5 p | 101 | 5
-
Quá trình hình thành giáo trình xây dựng đập chắn trong quy trình xây dựng đê tường chống lũ p3
6 p | 80 | 5
-
Quá trình hình thành giáo trình mô hình hóa hoạt động thu chi tiền mặt trong hệ thống thanh toán p10
5 p | 85 | 5
-
Quá trình hình thành giáo trình kết cấu mạch điện từ có xung trong quy trình nuôi cấy vi khuẩn p9
10 p | 73 | 4
-
Quá trình hình thành giáo trình nuôi cấy vi khuẩn có sử dụng mạch điện tử trong điều khiển để duy trì sự sống và nuôi cấy ở một nhiệt độ chuẩn p9
10 p | 98 | 4
-
Quá trình hình thành giáo trình kết cấu mạch điện từ có xung trong quy trình nuôi cấy vi khuẩn p5
10 p | 71 | 4
-
Quá trình hình thành giáo trình kết cấu mạch điện từ có xung trong quy trình nuôi cấy vi khuẩn p6
10 p | 61 | 4
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn