intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Bài giảng môn Kỹ thuật vi xử lý: Chương 4 - TS. Hoàng Xuân Dậu

Chia sẻ: Nguyễn Thị Ngọc Lựu | Ngày: | Loại File: PDF | Số trang:30

Thêm vào BST
Báo xấu
172
lượt xem 26
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng môn Kỹ thuật vi xử lý - Chương 4: Phối ghép với bộ nhớ và thiết bị vào ra giới thiệu các tín hiệu của CPU, các tín hiệu của các mạch phụ trợ, mạch tạo xung nhịp, định thời và chu trình đọc ghi bus; phối ghép CPU với bộ nhớ, cấu trúc mạch nhớ, giải mã địa chỉ bộ nhớ, phối ghép CPU với thiết bị vào ra, phân loại thiết bị vào ra theo không gian địa chỉ, giải mã địa chỉ thiết bị vào ra.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng môn Kỹ thuật vi xử lý: Chương 4 - TS. Hoàng Xuân Dậu

  1. HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA Giảng viên: TS. Hoàng Xuân Dậu Điện thoại/E-mail: dauhoang@vnn.vn Bộ môn: Khoa học máy tính - Khoa CNTT1 Học kỳ/Năm biên soạn: Học kỳ 1 năm học 2009-2010
  2. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA NỘI DUNG 1. Các tín hiệu của CPU 2. Các tín hiệu của các mạch phụ trợ a. Mạch tạo xung nhịp b. Định thời và chu trình đọc ghi bus 3. Phối ghép CPU với bộ nhớ a. Cấu trúc mạch nhớ b. Giải mã địa chỉ bộ nhớ 4. Phối ghép CPU với thiết bị vào ra a. Phân loại thiết bị vào ra theo không gian địa chỉ b. Giải mã địa chỉ thiết bị vào ra www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 2 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  3. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 VXL 8088 có có 40 chân tín hiệu, gồm các nhóm: Nhóm tín hiệu địa chỉ: • AD0-AD7: 8 chân dồn kênh cho phần thấp bus A và bus D ; • A8-A15: 8 chân tín hiệu phân cao bus A • A16/S3-A19/S6: 4 chân dồn kênh cho phần cao bus A và bus C; Nhóm tín hiệu dữ liệu • AD0-AD7: 8 chân dồn kênh cho phần thấp bus A và bus D; • Khi chân chốt ALE=0 tín hiệu dữ liệu, ALE=1 tín hiệu địa chỉ. www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 3 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  4. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 Nhóm tín hiệu điều khiển hệ thống: • IO/M • DT/R • RD • WR • DEN • SS0 • READY Nhóm tín hiệu điều khiển bus: • HOLD • HLDA • INTA • ALE www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 4 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  5. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 Nhóm tín hiệu điều khiển CPU: • NMI • INTR • RESET • MN/MX • TEST Nhóm tín hiệu đồng hồ và nguồn: • CLK • Vcc • GND • GND www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 5 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  6. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 Nhóm các tín hiệu trạng thái: • S3, S4: phối hợp cho biết trạng thái truy nhập các thanh ghi đoạn – 00: CPU truy nhập đoạn dữ liệu phụ ES – 01: CPU truy nhập đoạn ngăn xếp SS – 10: CPU truy nhập đoạn mã hoặc không đoạn nào – 11: CPU truy nhập đoạn dữ liệu • S5: S5 phản ánh giá trị cờ IF • S6: S6 luôn bằng 0 www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 6 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  7. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 – Chu kỳ bus IO/M DT/R SS0 0 0 0 Đọc mã lệnh 0 0 1 Đọc bộ nhớ 0 1 0 Ghi bộ nhớ 0 1 1 Buýt rỗi 1 0 0 Chấp nhận yêu cầu ngắt 1 0 1 Đọc thiết bị ngoại vi 1 1 0 Ghi thiết bị ngoại vi 1 1 1 Dừng www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 7 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  8. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 – Chế độ Min/Max VXL có thể làm việc ở 2 chế độ: Min và Max Chế độ Min Chân MN/MX nối nguồn 5v CPU tự sinh các tín hiệu điều khiển bộ nhớ và các thiết bị ngoại vi truyền thống Các tín hiệu: IO/M, WR, INTA, ALE, HOLD, HLDA, DT/R, DEN Chế độ Max Chân MN/MX nối đất CPU gửi các tín hiệu trạng thái đến mạch phụ trợ và các mạch này sinh các tín hiệu điều khiển bộ nhớ và các thiết bị ngoại vi Các tín hiệu: RQ/GT0, RQ/GT1, LOCK, S2, S1, S0, QS0, QS1 www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 8 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  9. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.a Mạch tạo xung nhịp 8284 Cung cấp tín hiệu CLOCK, READY và RESET OSC: Tín hiệu xung nhịp vào (thạch anh) f x EFI: Xung nhịp ngoài CLK: Xung nhịp (fCLK= fx/3) PCLK: Xung nhịp ngoại vi (FPCLK = fx/6) www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 9 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  10. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.a Mạch tạo xung nhịp 8284 ghép nối với CPU www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 10 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  11. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.b Định thời và chu trình đọc ghi bus Truy nhập bộ nhớ, vào/ra tính theo chu trình buýt. Chu trình buýt tiêu biểu gồm 4 xung nhịp đồng hồ (T) Sinh tín hiệu địa chỉ trên buýt địa chỉ (T1) Sinh tín hiệu đọc/ghi trong xung (T 2-T3) Đọc/Lưu dữ liệu trên buýt dữ liệu (T3) Để truyền dữ liệu không lỗi, các tín hiệu trên buýt cần được tạo và duy trì trong chu trình buýt Biến dạng do trở kháng (tự cảm,điện dung) Trễ tín hiệu khi lan truyền trên buýt Hình dạng xung (sườn lên, xuống, độ rộng) www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 11 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  12. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.b Định thời và chu trình đọc ghi bus T1: khởi đầu chu trình. Sinh các tính hiệu điều khiển chốt, kiểu thao tác, hướng dữ liệu và địa chỉ T2: sinh tín hiệu điều khiển đọc/ghi. DEN báo dữ liệu ra sẵn sàng. READY báo dữ liệu vào sẵn sàng. T3: Đọc/Ghi dữ liệu T4: Kết thúc các tín hiệu điều khiển www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 12 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  13. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.b Chu trình đọc bus T1 T2 T3 T4 CLOCK __ DT/R ALE AD7 - AD0 A7 - A0 garbage Dữ liệu ngoài A15 - A8 A15 - A8 A19/S6 - A16/S3 A19 - A16 S6 - S3 __ IO/M ____ RD ______ DEN Truy nhập địa chỉ Xác lập Trễ địa dữ liệu chỉ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 13 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  14. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.b Chu trình ghi bus T1 T2 T3 T4 CLOCK __ DT/R ALE AD7 - AD0 A7 - A0 D7 - D0 (tới buýt ngoài ) A15 - A8 A15 - A8 A19/S6 - A16/S3 A19 - A16 S6 - S3 A19 - A0 A19 - A0 from 74LS373 from 74LS373 to memory __ IO/M _____ WR ______ DEN Độ rộng xung ghi 2 xung nhịp Trễ điều Chờ dữ liệu khiển www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 14 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  15. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3. Phối ghép CPU với bộ nhớ Vai trò: Chọn mạch nhớ cần đọc ghi Chọn ô nhớ cần đọc ghi Đầu vào: 20 bit địa chỉ vật lý Các tín hiệu IO/M và RD (đọc) hoặc WR (ghi) Các loại mạch nhớ: ROM/EPROM SRAM DRAM Mạch phối ghép: NAND, 74LS134, EPROM www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 15 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  16. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.a Cấu trúc mạch nhớ - tổng quát A1-Am: Địa chỉ A0 D0 D0-D7: Dữ liệu A1 D1 A2 D2 WE: Cho phép ghi OE: Cho phép ra D7 Am CS: Kích hoạt WR WE OE CS RD www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 16 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  17. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.a Cấu trúc mạch nhớ - EFROM Intel 2176(2Kx8) A0-A10: Địa chỉ CS: chọn chíp (0-đọc,1-ghi) PD/PGM: Duy trì/Lập trình Vpp = 25V www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 17 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  18. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.a Cấu trúc mạch nhớ - SRAM Hitachi HM62864 - 64K 8 Tốc độ 50-85ns www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 18 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  19. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.a Cấu trúc mạch nhớ - DRAM TMS 4464 64K 4 64K = {RA 0 RA7}+{CA0 CA 7} www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 19 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
  20. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.b Giải mã địa chỉ bộ nhớ Ánh xạ các tín hiệu địa chỉ A19 thành tín hiệu chọn (kích A18 hoạt) chíp nhớ A17 A19A18..An CS0,CS1,…,CSn An Giải mã đầy đủ Các tín Sử dụng A19A18..A0 hiệu điều Giải mã rút gọn khiển Sử dụng A19A18..An;n>0 www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 20 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
9=>0