CÁC CẤU TRÚC AN TOÀN CỦA MỘT HỆ THỐNG ĐIỆN KHÍ TẬP TRUNG VI XỬ LÝ GA

Chia sẻ: Le Thuy Duong | Ngày: | Loại File: PDF | Số trang:6

Thêm vào BST

Báo xấu

206
lượt xem 23
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

CÁC CẤU TRÚC AN TOÀN CỦA MỘT HỆ THỐNG ĐIỆN KHÍ TẬP TRUNG VI XỬ LÝ GA TS. NGUYỄN DUY VIỆT Bộ môn Tín hiệu giao thông Khoa Điện - Điện tử Trường Đại học Giao thông Vận tải Tóm tắt: Tồn tại các dạng cấu trúc an toàn khác nhau thực hiện phản ánh các phương pháp đã nêu tại bài báo “Những nguyên tắc xây dựng hệ thống” (hình 2) [2] - Sơ đồ cấu trúc phân cấp các phương pháp đảm bảo an toàn các hệ thống vi xử lý. Xem xét, phân tích một số cấu trúc an toàn...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: CÁC CẤU TRÚC AN TOÀN CỦA MỘT HỆ THỐNG ĐIỆN KHÍ TẬP TRUNG VI XỬ LÝ GA

CÁC CẤU TRÚC AN TOÀN CỦA MỘT HỆ THỐNG ĐIỆN KHÍ TẬP TRUNG VI XỬ LÝ GA TS. NGUYỄN DUY VIỆT Bộ môn Tín hiệu giao thông Khoa Điện - Điện tử Trường Đại học Giao thông Vận tải Tóm tắt: Tồn tại các dạng cấu trúc an toàn khác nhau thực hiện phản ánh các phương pháp đã nêu tại bài báo “Những nguyên tắc xây dựng hệ thống” (hình 2) [2] - Sơ đồ cấu trúc phân cấp các phương pháp đảm bảo an toàn các hệ thống vi xử lý. Xem xét, phân tích một số cấu trúc an toàn cơ bản được sử dụng phổ biến cho các hệ thống tự động và điều khiển từ xa sẽ làm cơ sở cho công tác lựa chọn, đánh giá và phát triển cấu trúc hệ thống điều khiển tín hiệu cho ga đang được xây dựng ở Việt Nam hiện nay. Summary: There are some different safety structures which reflect the methods mentioned in the article “Principles of forming a system” (figure 2) [2]_ A structural diagram arranging safety insurance approaches for microprocessor systems. Considering and analyzing some typical safety structures commonly used for automatic and remote control systems would serve as the basis for selection, assessment and devolopment of a signal control system structure for railway stations under construction in Viet Nam today. CT DT được bảo vệ: đầu vào được ngắt nguồn hoặc Cấu trúc hệ thống từ đơn giản đến phức các đầu ra Z được ngắt ra khỏi các đối tượng tạp đều có ý nghĩa khi sử dụng trên quan điểm điều khiển nhờ RAS. Sự an toàn của cấu trúc đảm bảo an toàn cho hệ thống, yêu cầu và này phụ thuộc vào hiệu quả của các phương điều kiện thực hiện. Mỗi cấu trúc đều là pháp tự kiểm tra. Các chương trình phần mềm những ý tưởng đảm bảo an toàn, chúng đều có cần phải được lặp lại thường xuyên. Chương cả ưu điểm và tồn tại. trình ứng dụng không được có lỗi khi có tải Hệ thống một kênh với một chương trình (khi làm việc có đối tượng). (hình 1) có thể được áp dụng ở các loại hình X hệ thống kiểm tra toàn bộ bằng máy tính với Z Máy tính ĐTĐ RAS ∅ sự trợ giúp của thiết bị tự giám sát kiểm tra bên trong (TGKT) cùng các đầu ra an toàn TGKT của sơ đồ (RAS) để nối mạch các đối tượng Y điều khiển (ĐTĐ). Khi xuất hiện trở ngại, TGKT sẽ hình thành tín hiệu Y. Nhờ tín hiệu Hình 1. Sơ đồ cấu trúc với hệ thống một kênh Y này, hệ thống có thể chuyển sang trạng thái với một chương trình
Z X Máy tính X Máy tính 1 RAS ĐTĐ CT1 CT2 W Z2 Z1 Y Máy tính 2 SSA ĐTĐ Hình 3. Sơ đồ cấu trúc với hệ thống kép Hình 2. Sơ đồ cấu trúc với hệ thống một kênh với quan hệ yếu với hai chương trình Z1 ĐTĐ X Máy tính 1 Hệ thống một kênh với chương trình kép SSA (hình 2) sử dụng hai chương trình độc lập, Z2 riêng biệt để thực hiện chỉ một chức năng. Kết Máy tính 2 quả thực hiện của các chương trình tương ứng là Z1 và Z2 được so sánh bằng sơ đồ so sánh Hình 4. Sơ đồ cấu trúc với hệ thống kép với quan hệ trung bình an toàn bên ngoài (SSA). Mức độ an toàn của kiểu cấu trúc này phụ thuộc vào mức độ khác Hệ thống kép với mức độ ghép (quan hệ) biệt của hai chương trình và khoảng thời gian vừa (hình 4) gồm hai máy tính giống nhau và xử lý (lưu thông) số liệu. Để thu được kết quả cùng hai chương trình như nhau. Sự làm việc của hai kênh được đồng bộ. Các kết quả xử lý tốt nhất, các chương trình được viết ở các thông tin được so sánh ở các đầu ra Z1 và Z2 nhóm lập trình khác nhau, theo các thuật toán nhờ sơ đồ so sánh an toàn bên ngoài SSA. Đây hoặc chương trình cơ sở (ngôn ngữ lập trình) DT2 là một trong các cấu trúc an toàn được phổ biến khác nhau. hơn cả trong thực tế. Bội số nhỏ nhất của các trở Hệ thống kép với mức độ ghép (quan hệ) ngại không được phát hiện ở chúng bằng hai – yếu (hình 3) được cấu tạo từ hai máy tính, hai mỗi một trở ngại ở một máy tính chúng làm biến máy tính này có thể có các bộ vi xử lý và dạng như nhau các tín hiệu đầu ra Z1 và Z2. Các chương trình không như nhau. Bộ vi xử lý của chương trình (phần mềm) ứng dụng cần được máy tính 1 thực hiện các phép tính cơ bản, giải phóng khỏi các lỗi khi có tải. Các lỗi riêng còn máy tính 2 thực hiện kiểm tra các phép lẻ không nguy hiểm. Các lỗi tồn tại ngắn và độc tính này. Để có được điều đó cần thực hiện lập có thể không tính đến nếu như thời gian phát trao đổi thông tin giữa các máy tính theo hiện nó đủ nhỏ. Z1 đường dẫn W. Sự đồng bộ các kênh cũng Máy tính 1 X không nhất thiết cần có. Kiểm tra sự làm việc SSA2 W1 của máy tính 1 được thực hiện nhờ chương ĐTĐ SSA1 trình (phần mềm ứng dụng) tính toán song Z2 W2 song và so sánh các kết quả. Khi phát hiện ra Máy tính 2 lỗi, máy tính 2 hình thành tín hiệu Y và đầu ra của máy tính 1 được ngắt ra khỏi các đối Hình 5. Sơ đồ cấu trúc với hệ thống kép tượng điều khiển ĐTĐ. với quan hệ chặt
ĐTĐ đầu vào của hệ thống và Z1 X Máy tính 1 sau đó được nối với bộ PTG SSA2 phát kiểm tra (thử). Các W1 kết quả kiểm tra ở hai SSA1 Z2 kênh được so sánh ở khối W2 SSA1. Khi phát hiện lỗi, PTK Máy tính 2 hệ thống được chuyển sang trạng thái được bảo Hình 6. Sơ đồ cấu trúc với hệ thống kép với phép kiểm tra vệ. Nguyên tắc này được Trong hệ thống kép với việc ghép (quan sử dụng khi mà hệ thống có phần lớn thời gian hệ) chặt (hình 5) sử dụng hai chương trình thực hiện chức năng ở chế độ đợi (khi đó các như nhau ở hai máy tính giống nhau nhưng tín hiệu X không đổi trong thời gian dài). phân biệt với trường hợp trước là việc Z1 kiểm tra được thực hiện không chỉ ở Máy tính 1 X SSA mức độ các đầu ra mà còn ở mức các ĐTĐ TKT1 đường dẫn và bộ nhớ. Sự làm việc của hai kênh được đồng bộ. Trường hợp W1 có hiệu quả hơn cả là thực hiện kiểm Y Y TKT3 Z2 tra theo xung nhịp sự trùng khớp các tín hiệu W1 và W2 tại các điểm kiểm W2 tra bên trong nhờ sơ đồ so sánh an TKT 2 toàn SSA1. Khi xuất hiện các lỗi, tín CT DT hiệu Y tác động lên sơ đồ so sánh an Máy tính 2 toàn SSA2 và ngắt mạch các đối Hình 8. Sơ đồ cấu trúc của hệ thống kép ba lấy đa số tượng điều khiển ĐTĐ cũng như chuyển hai kênh sang trạng thái bảo vệ theo Z1 Máy tính 1 đầu vào ∅. Cấu trúc này có mức độ an toàn X cao. Vấn đề có thể đặt ra trong cấu trúc này là PAĐ các lỗi chương trình như nhau ở các kênh. Máy tính 2 ĐTĐ Z2 Trong hệ thống kép với việc kiểm tra và Z3 ghép chặt (hình 6) là có thêm sự bổ sung so Máy tính 3 với sơ đồ trước bộ phát kiểm tra (thử) PKT và Hình 8. Sơ đồ cấu trúc của hệ thống bộ phân chia thời gian (chuyển mạch) (PTG). kép ba lấy đa số Chúng được sử dụng nếu như tập hợp tác Hệ thống kép tự kiểm tra (hình 7) gồm động đầu vào X không đảm bảo “độ sâu” của hai kênh được xây dựng ở dạng thiết bị tự việc kiểm tra các kênh xử lý thông tin. Trong kiểm tra. Các tín hiệu kiểm tra W1 và W2 trường hợp này quá trình làm việc theo chức được hình thành bởi các thiết bị tự kiểm tra năng được phân chia theo thời gian. Trong các trong TKT1, TKT2 và được so sánh bởi khoảng thời gian này, nhờ bộ phân chia thời TKT3. Cuối cùng tín hiệu lỗi Y được tạo ra. gian PTG, các tín hiệu X được ngắt khỏi các Bội số nhỏ nhất của các lỗi không được phát
hiện là bốn, hai cho mỗi kênh. Chúng không với bộ phát nhịp chung PN làm việc trong các được phát hiện bởi các TKT và tương tự như điều kiện đồng bộ cứng, thiết bị so sánh an các biến dạng các tín hiệu đầu ra Z1 và Z2. Tự toàn SSA và khối nguồn KN. An toàn của kiểm tra các kênh có thể bằng các thiết bị khối SIMIS được dựa trên cơ sở kiểm tra liên phần cứng hoặc phần mềm (chương trình). Có tục sự trùng khớp các kết quả xử lý thông tin thể sử dụng các chương trình độc lập cho mỗi của các thanh số liệu, địa chỉ và điều khiển bộ vi xử lý. của cả hai máy tính. Các chương trình kiểm tra (thử) không có sự ưu tiên và khởi động Hệ thống kép ba lấy đa số (hình 8) có ba trong thời điểm giữa các chương trình cơ bản. kênh xử lý thông tin độc lập nhau. Sự làm Trong khoảng thời gian cho trước để phát hiện việc của các kênh được đồng bộ và được so lỗi, các chương trình kiểm tra đảm bảo đưa ra sánh nhờ phần tử an toàn đa số PAĐ. Cấu trúc ở các đầu ra khối SSA gồm tất cả các ngăn này giống như cấu trúc hình 4, nó được sử nhớ các kết quả thực hiện chức năng của vi xử dụng nhiều hơn cả. Độ an toàn của sơ đồ kép lý loại Intel 8080. ba này cũng như của sơ đồ kép đôi nhưng độ Trong khối SIMIS sử dụng thiết bị đo sơ tin cậy ổn định hơn. đồ so sánh an toàn SSA (hình 10). Mỗi Máy tính 1 Máy tính 2 cặp bit so sánh D1i và D2i đảm bảo mở MP1 bộ khuyếch đại trên cơ sở các tranzito T1-Tn được cấp nguồn qua cầu điôt từ MP1 FN MP1 các đầu ra thuận và đảo của trigơ D. Sau cùng các thanh ghi đệm số liệu được T1 T2 hình thành, đến các thanh ghi này là các DT2 MP1 MP1 trạng thái tức thời của thanh số liệu hoặc SSA các tín hiệu ra được tạo ra từ máy tính. T MP1 MP1 Khi không có sự trùng nhau của các bit kiểm tra, bộ khuyếch đại không hình T2 T1 thành tín hiệu kiểm tra TK, trong trường MP1 KN MP1 hợp này không cho phép hình thành các xung nhịp tuần tự N1 và N2 của thiết bị Hình 9. Sơ đồ cấu trúc của vi xử lý an toàn khối SIMIS phát nhịp FN (hình 9). Khối SIMIS khi Các cấu trúc và nguyên tắc xây dựng hệ đó hoặc khởi động lại để nhằm mục đích kiểm thống an toàn được kể ra ở trên luôn được sử tra, hoặc được ngắt mạch. dụng trong sự phối hợp và bổ xung cho nhau. Các thiết bị đầu tiên được xây dựng trên Các cấu trúc gốc (cơ bản) thường là các hệ cơ sở khối SIMIS, ban đầu được áp dụng trên thống kép đôi (hình 4) và hệ thống kép ba các đường sắt của Đức từ những năm 80. (hình 8). Chẳng hạn như việc xây dựng các hệ thống tập trung điện khí trên cơ sở vi xử lý (TĐKV) Xem xét cấu trúc hai kênh với các mối dùng để khai thác trên tuyến đường sắt đô thị quan hệ tín hiệu an toàn của khối vi xử lý loại Frankfurt đến Main (năm 1986) và trên tuyến SIMIS của hãng SIEMENS (Đức) (hình 9). cao tốc Mangeim – Stutgart (năm 1988). Cấu trúc này gồm hai máy tính tương đồng
Tại Nhật bản sử dụng cấu trúc hai kênh các sơ đồ AND an toàn (thực hiện phép VÀ) của hệ thống vi xử lý an toàn μSMILE (hình so sánh các tín hiệu ra cùng loại như nhau của các bộ xử lý trên các thanh IB và hình thành 11). các tín hiệu đầu ra của hệ thống Z. Nếu như T T1 các tín hiệu đầu ra của các bộ xử lý không TD D2 DT D11 trùng nhau hoặc có sự không toàn vẹn của chính sơ đồ FOC, sơ đồ cuối cùng chuyển về C C trạng thái được bảo vệ, ngắt mạch các đầu ra Z. Sơ đồ đầu vào INC có cấu trúc dự phòng và sự an toàn của nó được đảm bảo bằng phương D1n TD D2n DT pháp chẩn đoán chương trình. C C Cấu trúc ba kênh của hệ thống vi xử lý an toàn SMILE (Nhật bản) (hình 12) được xây dựng theo sơ đồ dự phòng kép ba với việc nối KC mạch đến các kênh thông tin ba bộ vi xử lý Hình 10. Sơ đồ bộ đo của khối SIMIS của CPU của các khối đa số MVR (biểu quyết IB lấy đa số). Thiết bị đồng bộ WDT với dự CPU CPU phòng kép ba đảm bảo sự làm việc đồng bộ IB của các bộ vi xử lý. Các thông tin được truyền CPU CPU theo các thanh ở mỗi sự lưu thông đến các thiết bị nhớ động RAM và các thiết bị nhớ FSC FOC INC tĩnh ROM hoặc đến các thiết bị đầu vào INC CT DT và đầu ra FOC được kiểm tra lần lượt (rời rạc) Z AMP X với tần số f = 1MHz ở mỗi chu kỳ máy. Sự U R RF không phù hợp khi làm việc của các bộ vi xử lý được hiệu chỉnh theo nguyên tắc đa số, Hình 11. Sơ đồ cấu trúc hệ thống μSMILE nhưng không khắc phục trở ngại sẽ dẫn đến Hai bộ xử lý của máy tính làm việc theo lỗi kép. Để loại trừ hậu quả của các lỗi như cùng một chương trình được đồng bộ bởi một vậy, các tín hiệu ở các khối đầu vào và đầu ra bộ phát chủ. Các số liệu được truyền theo các của MVR trên tất cả ba kênh được so sánh thanh dẫn bên trong IB được so sánh ở mỗi nhờ sơ đồ đo tác động nhanh an toàn FSC, tác chu kỳ nhờ sơ đồ đo an toàn tác động nhanh động đến khối điều khiển chế độ làm việc FSC. MCC. Bình thường sơ đồ đo hình thành ở đầu ra Sơ đồ đo tác động nhanh an toàn FSC các tín hiệu xung, qua bộ khuếch đại AMP và (hình 13) gồm các thanh ghi PSR với các đầu bộ nắn RF nối mạch cho rơle dòng một chiều vào số liệu song song từ các thanh thông tin R. Khi hai bộ xử lý không có sự làm việc A, B và các đầu ra tiếp theo. Sự làm việc của tương ứng, đầu ra của sơ đồ đo không cho ra chúng được đồng bộ bởi khối điều khiển CB. tín hiệu, rơle R được ngắt mạch và ngắt mạch Nhờ thanh ghi dịch thuận nghịch BSR thiết bị cấp nguồn của các sơ đồ ra FOC. Cuối cùng ở đo có thể so lần lượt 16 từ theo trình tự ở mỗi
chu kỳ máy (chu kỳ quét). Sự so sánh như thế liên tục trên tuyến cao tốc Xinkaxen, hệ thống được tiến hành cho mỗi hai cặp của bộ vi xử tín hiệu đường ngang được xây dựng trên cơ lý. Sơ đồ đo sẽ có chức năng ngắt đầu ra sở của chúng. Đến năm 1992 các hệ thống này không toàn vẹn từ thanh ghi dịch thuận nghịch có khoảng 650 máy tính an toàn. Không có cái BSR và ngắt dòng điện của rơle điện từ dòng nào trong chúng có các trở ngại nguy hiểm. một chiều khi mà không có sự trùng hợp Với từng loại cấu trúc khác nhau, việc xử thông tin trong các thanh A và B hoặc bộ đo lý tín hiệu, phương thức đảm bảo an toàn các bị trở ngại. Để so sánh mỗi đầu vào hoặc đầu tín hiệu phục vụ công tác điều khiển an toàn ra của hai khối đa số MVR trong ba bất kỳ chạy tầu là khác nhau về mức độ. Thông cần xác lập sáu bộ tổ hợp FSC. Bộ vi xử lý thường các hệ thống điều khiển chạy tầu sẽ không toàn vẹn được phát hiện nhờ sơ đồ phức tạp hơn và đương nhiên chi phí sẽ cao logic, sau đó hệ thống chuyển từ chế độ dự hơn các hệ thống điều khiển thông thường. Do phòng ba kênh sang chế độ hai kênh. yêu cầu đảm bảo an toàn chạy tầu nên xu thế sử dụng các hệ thống tốt nhât có thể và ROM MVR CPU RAM phù hợp với điều kiện thực tiễn. Việt Nam cần nghiên cứu về vấn đề này vì nó sẽ thiết ROM thực trong việc làm chủ được các loại hình MVR CPU RAM hệ thống điều khiển chạy tầu, phát triển hệ thống phù hợp với điều kiện thiết kế, khai ROM CPU RAM MVR thác, duy tu của ngành giao thông đường sắt. FSC FOC INC DT2 MCC WDT Z X Hình 12. Sơ đồ cấu trúc của hệ thống ba kênh SMILE Tài liệu tham khảo R A 0 B 1 [1]. Nguyễn Duy Việt. Từ rơle điện từ đến vi xử lý RF trong các hệ thống điều khiển tín hiệu trong ga. T.hiệu đ.bộ PSR PSR Tạp chí Khoa học giao thông vận tải số 17, tr 71 - 78. AMP [2]. Nguyễn Duy Việt. Những nguyên tắc xây dựng CB hệ thống điều khiển tín hiệu cho ga (tập trung điện BSR Sang phải Sang trái khí vi xử lý) –– Tạp chí Khoa học giao thông vận & tải số 19, trang 56 - 59. [3]. Thực tiễn về các hệ thống liên khoá máy tính Hình 13. Sơ đồ cấu trúc thiết bị đo SMILE trên đường sắt Nhật Bản. trang Web của hệ thống SMILE đường sắt Nhật Bản. Các hệ thống SMILE đã được đưa vào [4]. V. V. Xapoznhicop, Kh. A. Khristov. Các khai thác trên đường sắt Nhật bản năm 1985. phương pháp xây dựng hệ thống điện tử an toàn Các hệ thống ga vi xử lý, đóng đường điện tử cho các hệ thống tự động của đường sắt. Nhà xuất bản giao thông LB Nga – 1995♦ trên khu gian, hệ thống tín hiệu đầu máy kiểu