zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Kỹ Thuật - Công Nghệ

» Điện - Điện tử

Cấu kiện điện tử-Phần 2

Chia sẻ: Phan Thi Ngoc Giau | Ngày: | Loại File: PDF | Số trang:49

Báo xấu

89
lượt xem 11
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Có rất nhiều loại diode, và tất cả các loại diode chỉ cho phép dòng điện chảy qua khi được phân cực thuận, và chặn dòng chảy khi được phân cực ngược. Sự khác nhau ở các diode có thể thấy ở các thông số điện được liệt kê ở các trang số liệu về diode. Điện áp ngược lặp lại đỉnh hay đôi khi gọi là điện áp ngược đỉnh (PIV), và dòng thuận trung bình là hai thông số quan trọng nhất khi sử dụng diode. Sáu thông số điển hình thường có ở các trang số liệu...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Cấu kiện điện tử-Phần 2

CẤU KIỆN ĐIỆN TỬ 50 VO T = I O on = I Oδ VS I S = VO I O IS = I O hoặc: (2.84) VS T Từ phương trình (2.84), ta thấy rằng dòng vào dc đến bộ biến đổi là thấp hơn mức dòng tải. Điện áp gợn và điện dung của tụ lọc Ở mạch biến đổi giảm áp, chỉ dòng gợn cần phải được hấp thụ bởi tụ lọc C. Điện áp thay đổi theo chiều dương trên tụ cần phải cân bằng với điện áp thay đổi theo chiều âm, bằng với điện áp gợn Vr: 1 ⎛ I ⎞ ⎛T +T ⎞ I T 1 Ton +(Toff )/2 ∆Q Vr = ∫ ir dt = trong đó: ∆Q = ⎜ r ⎟ = ⎜ on off ⎟ = r (2.85) C C 2⎝ 2 ⎠ ⎝ 2 ⎠ 8 Ton / 2 Tích phân của dòng điện trên tụ là kết quả của tổng thay đổi về điện tích ∆Q trên tụ lọc nên sẽ tương ứng với diện tích vùng tam giác tô đậm ở hình 2.47. Biểu thức của trị số điện dung có thể xác định bằng các phương trình (2.83) và (2.85): I T V T2 (1 − δ ) C= r = O (2.86) 8Vr Vr 8L Bảng 2.2 tóm tắt các công thức cần thiết để thiết kế bộ biến đổi giảm áp. BẢNG 2.2: Thiết kế bộ biến đổi giảm áp T VO = VS on = VSδ Điện áp ra T Ton = I Oδ IS = I O Dòng điện nguồn cung cấp T V T ⎛T ⎞ V L = O ⎜ off ⎟ = O (1 − δ ) Cuộn điện cảm Ir ⎝ T ⎠ Ir f I rT VO T 2 (1 − δ ) C= = Tụ lọc 8Vr Vr 8L 2.9 CÁC THÔNG SỐ KỸ THUẬT CỦA DIODE Có rất nhiều loại diode, và tất cả các loại diode chỉ cho phép dòng điện chảy qua khi được phân cực thuận, và chặn dòng chảy khi được phân cực ngược. Sự khác nhau ở các diode có thể thấy ở các thông số điện được liệt kê ở các trang số liệu về diode. Điện áp ngược lặp lại đỉnh hay đôi khi gọi là điện áp ngược đỉnh (PIV), và dòng thuận trung bình là hai thông số quan trọng nhất khi sử dụng diode. Sáu thông số điển hình thường có ở các trang số liệu về diode. 1. Điện áp ngược lặp lại đỉnh ( VRRM ) là điện áp ngược lớn nhất có thể được áp đặt lặp lại trên diode. Lưu ý rằng thông số này cũng chính là thông số định mức PIV. Thông số điện áp ngược có thể có ở các loại diode trong khoảng từ 5V đến 2000V. 2. Dòng thuận trung bình ( I 0 ) là giá trị dòng điện có thể chảy qua diode liên tục lớn nhất khi diode được phân cực thuận. Mức dòng thuận lớn nhất có thể trong khoảng từ vài mA đến trên 1000A. 3. Dòng thuận xung đỉnh ( I FSM ) là biên độ lớn nhất của xung dòng thuận mà diode có thể chịu đựng được. Giá trị điển hình là từ 10 ÷ 30 lần lớn hơn thông số dòng thuận trung bình. Ví dụ, một diode có mức dòng thuận trung bình là 12A thì có thể có mức xung dòng thuận đỉnh là 250A. 4. Sụt áp thuận ( VF ) là mức sụt áp lớn nhất ngang qua diode khi được phân cực thuận. Mức sụt áp điển hình ngang qua diode silicon khi được phân cực thuận là 0,7V; tuy nhiên, ở các trạng thái dòng cao hơn, mức sụt áp có thể cao hơn đáng kể. Thông thường, sụt áp thuận lớn nhất cho theo mức dòng thuận trung bình lớn nhất ( I 0 ). 5. Dòng ngược ( I R ) là mức dòng rò lớn nhất chảy qua diode khi được phân cực ngược. Dòng ngược bị ảnh hưởng lớn do nhiệt độ làm việc của diode. 6. Thời gian hồi phục ngược ( t rr ) là khoảng thời gian cần thiết để diode ngưng dẫn khi diode được chuyển sang phân cực ngược. Thời gian hồi phục ngược là thông số quan trọng đặc biệt đối với các diode chuyển mạch tốc độ cao. Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this watermark. P GIÁP PN & DIODE BÁN DẪN BIÊN SO CHƯƠNG 2: TIẾ Split-Merge on
CẤU KIỆN ĐIỆN TỬ 51 Cấu tạo của diode sẽ quyết định mức dòng làm việc, mức công suất có thể tiêu tán, và mức điện áp ngược lớn nhất mà diode có thể chịu được không bị hỏng. Mỗi hãng sản xuất cho tiêu chuẩn theo các trang số liệu về cấu kiện. Các thông số chính có ở trang số liệu của hãng sản xuất đối với một diode chỉnh lưu như sau: 1. Loại cấu kiện với chữ số thông thường hay các số của hãng sản xuất. 2. Điện áp ngược đỉnh (PIV). 3. Dòng ngược lớn nhất tại PIV. 4. Điện áp thuận dc lớn nhất. 5. Mức dòng thuận chỉnh lưu bán kỳ trung bình. 6. Nhiệt độ tiếp giáp lớn nhất. 7. Các đặc tuyến suy giảm mức dòng. 8. Họ đặc tuyến cho các thay đổi về nhiệt độ để cấu kiện có thể bị suy giảm ở các nhiệt độ cao hơn. Trong trường hợp diode zener, các thông số sau thường có ở các trang số liệu: 1. Loại cấu kiện theo chữ số thông thường hay số của nhà sản xuất. 2. Điện áp zener bình thường (điện áp đánh thủng thác). 3. Mức sai số của điện áp. 4. Mức tiêu tán công suất lớn nhất (ở 25oC). 5. Dòng đo thử IZT. 6. Trở kháng động tại mức IZT. 7. Mức dòng khuỷu. 8. Nhiệt độ tiếp giáp lớn nhất. 9. Hệ số nhiệt độ. 10. Họ đặc tuyến suy giảm đối với các nhiệt độ cao hơn. Chọn thông số kỹ thuật ví dụ và xem thông tin cho ở trang số liệu. Sử dụng diode chỉnh lưu 1N4001 thể hiện ở phụ lục D, có các thông số như sau: 1. PIV = 50V. 2. Dòng ngược lớn nhất (tại điện áp dc định mức) ở 25oC là 10µA. Ở 100oC có mức dòng lớn nhất là 50µA. 3. Sụt áp thuận tức thời lớn nhất tại 25oC là 1,1V. 4. Dòng thuận chỉnh lưu trung bình tại 25oC là 1A. 5. Khoảng nhiệt độ làm việc chịu trong thời gian dài của tiếp giáp (TJ) là – 65oC đến + 175oC. Hình 1.49, là đặc tuyến suy giảm dòng điện điển hình, cho biết cần phải điều chỉnh mức dòng định mức khi nhiệt độ tăng vượt qua nhiệt độ môi trường xung quanh. Đặc tuyến tương tự thường cho theo thông số suy giảm công suất. 2.10 CÁC LOẠI DIODE BÁN DẪN ĐẶC BIỆT a) Diode biến dung Diode biến dung hay varactor, là loại cấu kiện bán dẫn có chức năng như một tụ điện có thể thay đổi. Nhắc lại rằng, tụ điện là một linh kiện gồm hai bản cực dẫn điện được cách ly bằng một lớp điện môi (vật liệu cách điện). Trị số điện dung của tụ phụ thuộc vào ba yếu tố: diện tích của hai bản cực, khoảng cách giữa hai bản cực, và loại vật liệu làm điện môi cách ly giữa hai bản cực. Điện dung tỷ lệ thuận với diện tích của hai bản cực (A) và hệ số diện môi ε, tỷ lệ nghịch với khoảng cách (d) giữa hai bản cực: C = εA / d Hình 2.49a, là cấu trúc bên trong của diode khi được phân cực ngược, bao gồm hai vùng có các hạt tải điện (vùng p và vùng n) được cách ly bởi vùng nghèo không có các hạt tải điện. Diode khi được phân cực ngược đóng vai trò tương tự một tụ điện. Hai vùng p và n có chức năng như Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this watermark. P GIÁP PN & DIODE BÁN DẪN BIÊN SO CHƯƠNG 2: TIẾ Split-Merge on
CẤU KIỆN ĐIỆN TỬ 52 hai bản cực dẫn điện, còn vùng nghèo có chức năng như một lớp điện môi. Hình 2.49b, cho thấy khi điện áp phân cực ngược tăng lên, thì vùng nghèo sẽ rộng ra. Tụ vẫn có điện dung nhưng vì hai vùng dẫn cách xa hơn nên điện dung đã bị giảm xuống. Varactor là một diode được chế tạo để có điện dung tiếp giáp cao. Trị số điện dung của varactor được điều khiển bằng độ lớn của điện áp phân cực ngược đặt vào varactor. Điện áp phân cực ngược lớn hơn thì điện dung của varactor sẽ nhỏ hơn. Hình 2.50, là ký hiệu và đặc tuyến điện dung theo điện áp phân cực ngược của diode biến dung mang số hiệu MVAM 108. Mạch hình 2.51, là mạch điều chỉnh để chọn tần số của tín hiệu từ antenna sử dụng diode biến dung. Khi cộng hưởng, mạch điều hưởng song song có trở kháng cao. Tín hiệu từ antenna tại tần số cộng hưởng của mạch điều hưởng sẽ tạo ra một sụt áp trên trở kháng cao của mạch điều hưởng nên tín hiệu sẽ được khuyếch đại. Các tần số tín hiệu tại các tần số khác sẽ xem mạch điều hưởng như mạch có trở kháng thấp so với đất nên sẽ không được đưa đến mạch khuyếch đại. Giá trị điện dung tương đương của mạch cộng hưởng bằng 500pF mắc song song với nhánh 2 tụ có điện dung 0,1µF và điện dung của diode biến dung. Ví dụ 2.5, là mạch điều hưởng sử dụng diode biến dung MVAM108 để điều chỉnh tần số cộng hưởng. Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this watermark. P GIÁP PN & DIODE BÁN DẪN BIÊN SO CHƯƠNG 2: TIẾ Split-Merge on
CẤU KIỆN ĐIỆN TỬ 53 Ví dụ 2.5: Hãy tính tần số cộng hưởng của mạch điều hưởng [tuner] ở hình 2.51, theo hai mức điện áp đặt vào là (a) 1V và (b) 7V. - Từ đặc tuyến điện dung theo điện áp ngược ở hình 2.50, ta xác định được trị số điện dung của diode biến dung tại điện áp phân cực ngược 1V và 7V: (a) 500pF @ 1V; (b) 55pF @ 7V. - Tính điện dung tương đương của mạch điều hưởng. Vì điện dung tương đương của diode biến dung là nhỏ hơn nhiều so với 0,1µF, nên điện dung của mạch nối tiếp sẽ bằng trị số điện dung của varactor. Tổng điện dung tương đương của mạch cộng hưởng bằng giá trị điện dung của varactor song song với 500 pF. (a) Ceq @ 1V = 500pF + 500pF = 1000pF (b) Ceq @ 7V = 55pF + 500pF = 555pF 1 - Tính tần số cộng hưởng tại cả hai mức điện áp đặt vào diode biến dung: FR = 2π LC 1 1 (a) FR = = 504kHz (b) FR = = 676kHz 2π 100µH ×1000pF 2π 100µH × 555pF b) Các diode chuyển mạch tần số cao. Giới thiệu. Diode biến dung là một ví dụ ứng dụng giá trị điện dung có trong diode tiếp giáp pn khi được phân cực ngược. Tất cả các diode tiếp giáp pn đều có một giá trị điện dung nào đó; điện dung của tiếp giáp pn không đáng kể khi sử dụng diode tiếp giáp ở mạch tần số thấp, nhưng mạch làm việc ở dãi tần số cao, thì dung kháng (XC) của tiếp giáp pn có thể làm giảm đến mức không còn dòng ngược. Thời gian hồi phục ngược (trr) là thời gian cần thiết để diode ngưng dẫn khi diode đã được phân cực ngược. Thông số thời gian hồi phục ngược trở thành yếu tố quan trọng tại tốc độ chuyển mạch cao. Các diode chỉnh lưu tần số thấp có thông số thời gian hồi phục ngược định mức vào khoảng vài microsecond, ngược lại các diode chuyển mạch tốc độ cao có thời gian hồi phục ngược vào khoảng vài nanosecond. Các nhà sản xuất đã chế tạo các diode chuyển mạch tần số cao có thể làm việc tại các tần số trên 3000MHz. Diode hồi phục bậc thang. Diode hồi phục bậc là diode tiếp giáp pn. Vật liệu p và n gần tiếp giáp được pha tạp loãng. Sự pha tạp ở vật liệu bán dẫn sẽ được tăng dần theo khoảng cách tăng lên từ tiếp giáp. Diode hồi phục bậc sẽ làm giảm điện dung tiếp giáp nên cho phép diode hồi phục bậc làm việc ở tần số cao. Ký hiệu mạch của diode hồi phục bậc như với diode thông thường. Diode PIN. Hình 2.52, là cấu tạo của diode PIN, với vùng vật liệu bán dẫn P và N được pha tạp đậm đặc cách ly bằng một vùng không pha tạp hay vật liệu bán dẫn thuần. Tên gọi diode PIN bắt nguồn từ loại vật liệu bán dẫn được sử dụng trong cấu trúc của diode. Vật liệu thuần đóng vai trò như chất điện môi phân cách hai vùng dẫn. Sự ngăn cách hai vùng dẫn sẽ làm giảm điện dung tiếp giáp của diode nên diode PIN có thể được sử dụng ở tần số cao. Ký hiệu mạch của diode PIN như ký hiệu của diode thông thường. Diode Schottky. Diode Schottky còn được gọi là diode hạt tải nóng [hot - carrier diode] không có tiếp giáp pn, mà tiếp giáp của diode Shottky được tạo thành bằng một tấm chắn kim loại (vàng, platinum, bạc) và vật liệu bán dẫn - n (hình 2.53). Diode Schottky có đặc tuyến dòng – áp tương tự như diode tiếp giáp pn, ngoại trừ điện áp mở thuận Vγ trong khoảng từ 0,3V đến 0,6V. Điện dung Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this watermark. P GIÁP PN & DIODE BÁN DẪN BIÊN SO CHƯƠNG 2: TIẾ Split-Merge on
CẤU KIỆN ĐIỆN TỬ 54 liên quan với diode Schottky là cực nhỏ. Khi diode Schottky làm việc ở chế độ phân cực thuận, dòng điện được tạo ra bởi sự di chuyển của các điện tử từ silicon dạng n thông qua rào chắn và lớp kim loại. Do các điện tử tái hợp tương đối nhanh khi qua lớp kim loại, thời gian tái hợp ngắn vào khoảng 10ps, nhanh hơn nhiều so với ở diode tiếp giáp pn thông thường, nên diode Schottky có ý nghĩa lớn trong các ứng dụng chuyển mạch tốc độ cao. Diode Schottky được sử dụng nhiều trong công nghệ mạch tích hợp do dễ chế tạo và có thể sản xuất đồng thời các cấu kiện khác trên một chip. Việc chế tạo một diode tiếp giáp pn đòi hỏi khuyếch tán bán dẫn dạng p nhiều hơn so với diode Schottky, nhưng việc chế tạo diode Schottky có thể yêu cầu bổ sung bước phủ kim loại. Các đặc tính tạp âm thấp của diode Schottky tạo cho diode lý tưởng đối với ứng dụng trong việc giám sát công suất của dãi tần radio mức thấp, các mạch tách sóng ở tần số cao, và các bộ trộn trong radar Doppler. Lợi thể của diode Schottky là mức sụt áp thuận của nó thấp và tốc độ chuyển mạch của diode. Các diode Schottky có thể được chế tạo để có thời gian đóng mở vào khoảng 10nS. Do tốc độ chuyển mạch cao và sụt áp thuận thấp, các diode Schottky thường được sử dụng trong các bộ nguồn cung cấp kiểu chuyển mạch. Ký hiệu mạch của diode Schottky như ở hình 2.53. c) Diode phát quang - LED [light - emitting diode] Một số loại diode khác có khả năng biến đổi năng lượng điện thành năng lượng sáng. Diode phát quang sẽ chuyển đổi dòng điện thành ánh sáng rất hiệu quả trong các loại hiển thị khác nhau và đôi khi có thể sử dụng làm nguồn phát sáng cho các ứng dụng thông tin bằng cáp sợi quang. Một điện tử có thể rơi từ dãi dẫn vào một lỗ trống và phát ra năng lượng dưới dạng một photon của ánh sáng. Các liên quan của xung lượng và năng lượng trong silicon và germanium như vậy làm cho điện tử phát ra năng lượng dưới dạng nhiệt năng khi điện tử trở lại từ dãi dẫn xuống dãi hóa trị. Tuy nhiên, điện tử trong tinh thể gallium arsenide sẽ tạo ra photon khi điện tử rơi trở lại từ dãi dẫn xuống dãi hóa trị. Mặc dù không có đủ điện tử trong tinh thể để tạo ra ánh sáng có thể nhìn thấy khi áp đặt phân cực thuận, một số lượng lớn điện tử sẽ được phóng thích từ vật liệu n vào vùng vật liệu p. Các điện tử đó sẽ kết hợp với các lỗ trống trong vùng vật liệu p tại mức năng lượng của dãi hóa trị, nên các photon sẽ được bức xạ. Cường độ sáng tỷ lệ với tốc độ tái hợp của các điện tử và do đó tỷ lệ với dòng điện của diode. Diode bằng gallium arsenide sẽ phát ra sóng ánh sáng tại bước sóng gần dãi hồng ngoại. Để tạo ra ánh sáng ở dãi có thể nhìn thấy cần phải trộn gallium phosphide với gallium arsenide. Khi LED đang dẫn, mức sụt áp thuận vào khoảng 1,7V. Lượng ánh sáng phát ra bởi LED tùy thuộc vào mức dòng chảy qua diode; mức dòng lớn hơn sẽ phát ra ánh sáng rõ rệt hơn. Cần phải lắp nối tiếp với LED một điện trở hạn dòng để tránh làm hỏng diode. Trị số của điện trở hạn dòng dễ dàng tính bằng mức dòng dẫn giới hạn của LED vào khoảng 10mA, với điện áp dẫn của diode vào khoảng 1,7V. Ví dụ cần phải chọn điện trở hạn dòng để LED phát ra ánh sáng thích hợp khi đặt mức nguồn 5Vdc đến LED như mạch ở hình 2.54a. Với mức dòng giới hạn chảy qua LED vào khoảng 10mA khi LED dẫn và mức điện áp dẫn là 1,7V, sụt áp trên RCL là: 5V – 1,7V = 3,3V. Với mức dòng lớn nhất khoảng 10mA, thì trị số điện trở của RCL = 330Ω. Chính là trị số điện trở thông dụng cho việc sử dụng nguồn 5V để có LED hiển thị. d) Photodiode Photodiode hay Quang diode có chức năng ngược lại so với LED, tức là photodiode sẽ biến đổi năng lượng sáng thành dòng điện. Áp dụng phân cực ngược cho photodiode nên dòng bảo hòa ngược sẽ được điều chỉnh bằng cường độ ánh sáng chiếu vào diode. Ánh sáng sẽ tạo ra các cặp điện tử - lỗ trống, tức là gây ra dòng điện. Kết quả là mức dòng quang ở mạch ngoài sẽ tỷ lệ theo cường độ ánh sáng chiếu vào cấu kiện. Diode hoạt động như bộ tạo dòng hằng với điều kiện điện áp không vượt quá điện áp đánh thủng thác lũ. Thời gian đáp ứng nhỏ hơn 1µs. Độ nhạy của diode có thể tăng lên nếu vùng tiếp giáp được chế tạo lớn hơn khi thu nhận nhiều photon hơn, nhưng điều này cũng sẽ làm tăng thời gian đáp ứng do điện dung tiếp giáp (và do hằng số thời gian RC) tăng. Cấu tạo của photodiode gồm một mẫu vật liệu bán dẫn tạp - p được khuyếch tán vào đế bằng vật liệu bán dẫn tạp - n để hình thành tiếp giáp pn. Vật liệu tạp - n được để lộ sáng thông qua một cửa sổ. Photodiode được chế tạo làm việc ở chế độ phân cực ngược như ở hình 2.54b, Ở chế độ phân cực ngược dòng chảy qua diode phụ thuộc vào dòng các hạt tải thiểu số. Trong photodiode, lượng các hạt tải thiểu số tỷ lệ thuận với lượng ánh sáng chiếu vào qua cửa sổ. Vể cơ bản một Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this watermark. P GIÁP PN & DIODE BÁN DẪN BIÊN SO CHƯƠNG 2: TIẾ Split-Merge on
CẤU KIỆN ĐIỆN TỬ 55 photodiode là một điện trở nhạy sáng, cường độ sáng lớn hơn sẽ làm cho giá trị điện trở phân cực ngược thấp hơn. Photodiode có đáp ứng thay đổi theo cường độ sáng nhanh hơn so với tất cả các dụng cụ quang. Nếu bổ sung một lớp bán dẫn thuần vào cấu tạo của photodiode giữa lớp bán dẫn tạp loại - p và n thì có thể cải thiện hiệu suất của photodiode, do vùng không pha tạp bổ sung có tác dụng làm cho vùng nghèo rộng ra. Bởi vì vùng nghèo rộng hơn nên các photon vào cửa sổ của diode có khả năng tạo ra cặp điện tử / lỗ trống nhiều hơn nên làm cho diode có hiệu suất cao trên một dãi tần số ánh sáng rộng hơn. Hơn nữa, vùng nghèo rộng hơn sẽ làm giảm điện dung của diode nên cho thời gian đáp ứng nhanh hơn. Các photodiode có bổ sung lớp bán dẫn thuần thường gọi là photodiode PIN. Hình 2.54b, là mạch photodiode. Hình 2.54c, là đặc tuyến theo các cường độ ánh sáng H khác nhau. Dòng photodiode IP có thể tính từ phương trình sau: I P = ηqH trong đó, η là hiệu suất lượng tử; q điện tích của điện tử, 1,6 x 10- 19C; H = Φ x A là cường độ ánh sáng (số lượng photon trong một giây); Φ là mật độ thông lượng photon (số lượng photon trong một giây trong một cm vuông); A là diện tích tiếp giáp (tính theo cm2). Phần lớn các bộ tách sóng ánh sáng bằng bán dẫn gồm một tiếp giáp photodiode và một mạch khuyếch đại, thường là đặt trên một chip đơn. e) Bộ bảo vệ quá điện áp. Hình 2.55, là mạch hai diode zener mắc đối đầu nhau nối ngang qua đường dây nguồn cung cấp ac để bảo vệ thiết bị điện tử không bị quá điện áp nguồn cung cấp ac. Điện áp đĩnh của đường dây 220Vac là khoảng 310VP . Thiết bị điện tử có mạch nguồn cung cấp được thiết kế với điện áp đường dây ac đầu vào và biến đổi điện áp ac thành các mức điện áp dc cần thiết. Đôi khi có các thăng giáng điện áp nguồn cung cấp xuất hiện trên đường dây điện ac làm cho điện áp đỉnh lên đến hàng ngàn volt do sấm sét chẳng hạn, hoặc do các việc đóng cắt các tải điện cảm cũng có thể gây quá áp trên đường dây. Nếu hai diode zener ở hình 2.55, có thông số điện áp đánh thủng là 320V, thì ở trạng thái bình thường, diode zener sẽ không dẫn điện, và thiết bị điện tử sẽ nhận mức điện áp đường dây cần thiết. Nếu quá điện áp nguồn cung cấp xuất hiện trên đường dây điện vượt quá 320,7V đỉnh, thì hai diode zener sẽ dẫn điện ghim mức điện áp vào ở mức 320,7V. Mức điện áp gợn cao sẽ tạo ra dòng lớn chảy qua hai diode zener, tức là gây ra sự tiêu tán công suất lớn. Điều may mắn là xung gợn thường nhỏ hơn một milligiây. Các hãng sản xuất cấu kiện Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this watermark. P GIÁP PN & DIODE BÁN DẪN BIÊN SO CHƯƠNG 2: TIẾ Split-Merge on
CẤU KIỆN ĐIỆN TỬ 56 bán dẫn đã chế tạo các nhóm diode zener chuyên dụng để xử lý sự tiêu tán công suất lớn trong một khoảng thời gian ngắn. Các dụng cụ đó được gọi là các bộ triệt điện áp quá độ [TVS - transient voltage suppressor]. Ví dụ, các TVS của hãng Motorola có thể tiêu tán công suất là 1500W trong 1ms. Các bộ triệt điện áp quá độ còn có dạng một diode zener. Mức điện áp đánh thủng của TVS loại thấp là 6V và loại cao là 350V. Ký hiệu mạch của TVS một chiều và hai chiều như ở hình 2.55b. Một loại cấu kiện điện tử khác là điện trở thay đổi bằng oxide kim loại [metal - oxide varistor MOV], gọi là varistor có chức năng tương tự như TVS bằng zener. Sự khác nhau ở chổ varistor được chế tạo bằng các hạt oxide kẽm khác so với bằng các vật liệu bán dẫn thông thường. Cấu trúc của varistor cho phép tiêu tán công suất lớn hơn nên các varistor có thể xử lý các mức điện áp và dòng lớn hơn. Có các varistor với điện áp đánh thủng từ 8V đến 1000V. Nhược điểm của các varistor là có điện dung lớn; nên varistor ít được sử dụng trên các đường dây thông tin. Ký hiệu của varistor như ở hình 2.55c. Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this watermark. P GIÁP PN & DIODE BÁN DẪN BIÊN SO CHƯƠNG 2: TIẾ Split-Merge on
CẤU KIỆN ĐIỆN TỬ 56 TRANSISTOR HIỆU ỨNG TRƯỜNG CHƯƠNG 3. Transistor hiệu ứng trường gọi tắt là FETs [Fiel-Effect Transistors] bao gồm hai loại chính đó là: Transistor hiệu ứng trường có cấu trúc cổng bằng bán dẫn-oxide-kim loai, gọi tắt là MOSFET [Metal-Oxide-Semiconductor FET], và transistor hiệu ứng trường có cấu trúc cổng bằng tiếp giáp pn, thường gọi là JFET [Junction FET]. Transistor MOSFET đã trở thành một trong những dụng cụ bán dẫn quan trọng nhất trong việc thiết kế chế tạo các mạch tích hợp (ICs) do tính ổn định nhiệt và nhiều đặc tính thông dụng tuyệt vời khác của nó. Cả MOSFET và JFET đều dẫn điện theo các kênh dẫn, nên mỗi loại đều có ở dạng kênh dẫn bằng bán dẫn n hoặc p, gọi là MOSFET kênh n (gọi tắt là NMOS), MOSFET kênh p (gọi tắt là PMOS) và JFET kênh n và JFET kênh p tương ứng. Ngoài ra, đối với MOSFET dựa theo nguyên tắc hình thành kênh dẫn mà có MOSFET cảm ứng kênh hay tăng cường kênh; giàu kênh (kênh không có sẵn) và MOSFET nghèo kênh (kênh có sẵn). 3.1 CẤU TRÚC CƠ BẢN CỦA MOSFET . Cấu tạo cơ bản và ký hiệu mạch của MOSFET kênh n được cho ở hình 3.1. Phần chính của một MOSFET có cấu trúc như hai bản cực của một tụ điện: một bản kim loại ở phía trên được nối với chân ra gọi là chân Cổng [Gate] G, bản cực phía dưới là phiến đế làm bằng vật liệu bán dẫn Si tạp dạng p, đôi khi đế được nối với cực nguồn ở bên trong MOS (MOS ba chân), nhưng phần lớn, cực đế được lấy ra bằng một chân thứ tư có tên là chân Đế [Bode] B, (có khi còn gọi là cực SS [Substrate]) để có thể cho phép điều khiển bởi mức điện thể của nó từ bên ngoài. Lớp điện môi của tụ chính là lớp cách điện rất mỏng di ôxit Silicon (SiO2), do cấu trúc như vậy nên Cổng - Đế được gọi là cấu trúc của tụ MOS [Metal-Oxide-Semiconductor]. Các chân Nguồn [Source] S và Máng [Drain] D, là các chân được nối với các vùng bán dẫn tạp dạng n+ đặt bên trong phiến đế, gọi là vùng Nguồn và vùng Máng tương ứng. Đối với một dụng cụ bán dẫn kênh n, thì dòng điện được hình thành bằng các điện tử và vùng Nguồn và Máng được cấu tạo bởi các vùng pha tạp đậm n+ (vào khoảng 1020 cm-3) để có thể tiếp xúc tốt với kênh dẫn. Người ta dùng phương pháp cấy ion để tạo ra vùng Nguồn và Máng sau khi cấu trúc Cổng đã được xác lập sao cho hai vùng này thẳng hàng với vùng Cổng, và để sự hình thành kênh dẫn được liên tục cần phải có sự chồng lấn giữa vùng Cổng với vùng Nguồn và Cổng với Máng ở hai đầu kênh dẫn. Do cấu tạo của dụng cụ có tính đối xứng nên Nguồn và Máng có thể thay thế lẫn nhau. Vùng bán dẫn giữa hai vùng Nguồn và Máng ngay phía dưới Cổng được gọi là vùng kênh. Khoảng cách giữa hai tiếp giáp pn (vùng Nguồn-Đế và vùng Máng-Đế) là chiều dài hiệu dụng của kênh L. và W là chiều rộng của kênh. Vùng đế là một bán dẫn tạp kiểu ngược lại với hai vùng Nguồn và Máng (thường ở mức pha tạp loãng hơn) để đảm bảo cách ly giữa hai vùng. Lớp ôxit (SiO2) được tạo ra bằng cách gia nhiệt ở nhiệt độ cao để có các đặc tính bề mặt chung tốt nhất. Vật liệu làm Cổng thông dụng nhất là kim Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 57 loại hoặc polysilicon. Khi chiều dài kênh dẫn bằng 0,3µm, thì các thông số điển hình là: chiều dày của lớp ôxit ≈ 10µm, mức pha tạp của vùng đế là ≈ 3x1017cm-3, độ dày tiếp giáp pn giữa Máng-Đế và Nguồn-Đế là ≈ 0,2µm. Đối với mỗi loại kênh dẫn, thì mức ngưỡng của điện áp cổng phải thích hợp để có thể làm biến đổi kênh dẫn. Nếu kênh dẫn biến mất tại điện áp cổng bằng 0 (tức là kênh dẫn thường hở - normally OFF) thì MOSFET được gọi là dụng cụ tăng cường kênh do điện áp cổng cần phải có cho sự “tăng cường” [enhance] hay làm giàu kênh dẫn, (hình 3.1a, b, c). Nếu kênh là có sẵn tại điện áp cổng bằng 0 (tức thường kín - ON), thì MOSFET được gọi là dụng cụ nghèo kênh vì điện áp cổng cần cho việc “làm suy kiệt” [deplete] hay làm nghèo kênh dẫn, (hình 3.1d). Các điện áp và dòng điện của MOSFET kênh n cũng đã được xác định rõ trên hình 3.1b. Dòng Máng iD, dòng Nguồn iS, dòng Cổng iG, và dòng đế iB được xác định với chiều dương của dòng được chỉ rõ cho một transistor MOSFET kênh n. Các điện áp giữa các cực quan trọng là điện áp Cổng-Nguồn: vGS = vG - vS , điện áp Máng-Nguồn: vDS = vD - vS , và điện áp Nguồn-Đế: vSB = vS - vB . Tất cả các điện áp này đều có giá trị ≥ 0 trong chế độ hoạt động thông thường của N MOSFET. Chú ý rằng: các vùng Nguồn và Máng tạo thành tiếp giáp pn với vùng Đế. Hai tiếp giáp này luôn luôn được giữ ở điều kiện phân cực ngược để có sự cách ly giữa các tiếp giáp của transistor MOS. Vì vậy, điện áp Đế phải nhỏ hơn hoặc bằng với điện áp ở các cực Nguồn và Máng để đảm bảo cho các tiếp giáp pn được phân cực ngược một cách thích hơp, tức: iB ≈ 0. Ngoài ra, Cổng phải là một bản cực kim loại để có tiếp xúc mặt nhưng vẫn được cách điện với vùng kênh qua lớp SiO2, hay nói cách khác là không có kết nối điện trực tiếp giữa cực Cổng và kênh dẫn ở MOSFET, nên MOSFET là một dụng cụ có trở kháng vào rất cao, bởi vì dòng Cổng rất nhỏ, iG ≈ 0 ở cấu hình phân cực dc. Vì lý do này mà đôi khi MOSFET còn có tên gọi là FET có cổng cách ly hay IGFET [Insulated-Gate FET]. 3.2 NGUYÊN LÝ LÀM VIỆC VÀ ĐẶC TUYẾN CỦA NMOS KIỂU TĂNG CƯỜNG. a) Các đặc tính của tụ MOS. Như đã nói ở cấu tạo, trung tâm của MOSFET thực chất là có cấu trúc của tụ MOS, được vẽ ở hình 3.2a, trong đó điện cực phía trên của tụ được hình thành bởi một bản kim loại, chẳng hạn như nhôm hoặc một chất có cấu trúc đa tinh thể được pha tạp đậm đặc (đa tinh thể Si), điện cực này xem như cực Cổng (G). Một lớp cách điện mỏng thương bằng di-ôxit Si sẽ cách ly cổng bằng kim loại với đế là một vùng bán dẫn mà tính năng của nó như một điện cực thứ hai của tụ MOS. Diôxit Si là một chất cách điện chất lượng cao, rất ổn định và dễ dàng được tạo thành bởi sự ô-xy hóa bằng nhiệt thanh đế Silicon. Khả năng để tạo thành một chất cách điện chất lượng cao là một trong những lý do cơ bản mà Silicon trở thành vật liệu bán dẫn chủ yếu trong công nghệ chế tạo dụng cụ bán dẫn hiện nay. Vùng bán dẫn làm đế có thể là n hay p như ở hình 3.2a. Nguyên lý làm việc của tụ MOS là bản chất nguyên tắc hoạt động của MOSFET. Lớp bán dẫn tạo thành điện cực phía dưới của tụ có điện trở suất lớn do số Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 58 lượng các lỗ trống và điện tử trong vùng đế được hạn chế (pha tạp loãng), điện dung của tụ có cấu trúc như trên là một hàm phi tuyến của điện áp vG. Hình 3.2(b, c, d) mô tả các trạng thái tức thời ở vùng bán dẫn làm đế, phía dưới điện cực Cổng theo ba giá trị điện áp phân cực khác nhau. - Vùng Tích lũy. Trạng thái của tụ MOS khi đặt điện áp phân cực âm lớn lên cực Cổng so với cực Đế được cho ở hình 3.2b. Lượng điện tích âm lớn trên bản kim loại sẽ cân bằng bởi các lỗ trống được thu hút đến bề mặt phẳng chung giữa lớp bán dẫn đế và lớp di ôxit Si, trực tiếp ngay phía dưới bản cực Cổng. Đối với trạng thái phân cực này, mật độ lỗ trống tại bề mặt vượt trội hơn so với mật độ lỗ trống hiện có trong đế bán dẫn p ban đầu và ta có thể xem rằng bề mặt như ở vùng tích lũy lỗ trống. Lớp tích lũy cực kỳ mỏng, tồn tại chủ yếu như một dải điện tích trực tiếp ngay phía dưới cực Cổng. - Vùng Nghèo. Khi tăng dần điện áp đặt trên Cổng. Ban đầu, các lỗ trống sẽ bị đẩy ra khỏi bề mặt của đế bán dẫn p gần sát với lớp ôxit Si, làm cho mật độ lỗ trống ở gần bề mặt giảm dần thấp hơn mức các hạt tải đa số được thiết lập bởi mức pha tạp của thanh đế như mô tả ở hình 3.2c. Trạng thái này được gọi là sự làm nghèo và chế độ làm việc này của tụ MOS được gọi là chế độ nghèo. Vùng ngay phía dưới bản cực Cổng bằng kim loại bị suy kiệt các hạt tải điện tự do theo cách thức như vậy được gọi là vùng nghèo, vùng này có trạng thái gần như lớp tiếp xúc của diode tiếp giáp pn. Ở hình 3.2c, điện tích dương trên cực Cổng sẽ được cân bằng bởi điện tích âm của các nguyên tử acceptor đã bị ion hóa trong vùng nghèo. Độ rộng của vùng nghèo có thể thay đổi từ một vài phần mười micron đến vài trăm micron tùy thuộc vào điện áp phân cực đặt vào và mức pha tạp ở vùng bán dẫn dùng làm đế của MOSFET. - Vùng Đảo. Khi tăng điện áp trên bản cực phía trên của tụ hơn nữa, các điện tử sẽ được thu hút đến bề mặt chung của lớp bán dẫn đế và lớp di-ôxit Silicon. Tại một giá trị điện áp nào đó, mật độ điện tử tại bề mặt sẽ vượt trội hơn mật độ lỗ trống. Ở điện áp này, bề mặt đã được đảo cực tính từ bán dẫn tạp dạng p của đế bán dẫn ban đầu thành một lớp đảo bán dẫn tạp dạng n, hay gọi là vùng đảo, trực tiếp ngay phía dưới bản cực G của tụ. Vùng đảo này là một lớp rất mỏng, tồn tại chủ yếu như một dải điện tích trực tiếp ngay phía dưới vùng Cổng. Mật độ cao của các điện tử ở lớp đảo là được cung cấp bởi các quá trình phát sinh cặp điện tử-lỗ trống trong phạm vi lớp nghèo. Điện tích dương ở bản cực Cổng sẽ được cân bằng với tổng điện tích âm trong lớp đảo cộng với điện tích âm của các ion acceptor trong vùng nghèo. Giá trị điện áp mà tại đó hình thành bề mặt lớp đảo đóng một vai trò cực kỳ quan trọng trong các transistor hiệu ứng trường và điện áp này được gọi là điện áp Ngưỡng VTN. b) Sự hình thành kênh dẫn ở transistor NMOS kiểu tăng cường kênh. Trước khi xây dựng biểu thức cho quan hệ dòng- áp của transistor NMOS, ta hãy khảo sát một NMOS được cho ở hình 3.3. Theo hình vẽ, cực Nguồn, cực Máng và cực Đế của NMOSFET đều được nối đất chung. Đối với một điện áp Cổng- Nguồn, vGS = VGS thấp hơn nhiều so với điện áp Ngưỡng VTN, như ở hình 3.3a, thì sẽ có các tiếp giáp pn đối nghịch nhau tồn tại giữa Nguồn và Máng, nên chỉ có một dòng điện rò rất nhỏ có thể chảy giữa hai điện cực đó. Khi tăng VGS lên gần bằng nhưng vẫn thấp hơn điện áp Ngưỡng, thì một vùng nghèo sẽ hình thành ngay phía dưới Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 59 vùng Cổng, và vùng Nghèo này sẽ kết hợp với các vùng nghèo của Nguồn và Máng như đã chỉ ở hình 3.3b. Trong vùng nghèo không có các hạt tải điện tự do, nên vẫn không thể có dòng điện xuất hiện giữa cực Nguồn và Máng. Tuy nhiên, cuối cùng khi điện áp Cổng-Kênh tăng lên vượt quá giá trị điện áp Ngưỡng VTN, như ở hình 3.3c, thì các điện tử chảy vào từ vùng Nguồn, Máng và Đế để hình thành nên một lớp đảo kết nối vùng n+ Nguồn với vùng n+ Máng, tức là có một điện trở kết nối tồn tại giữa các cực Nguồn và Máng. Nếu đặt vào giữa hai cực Máng và Nguồn một điện áp dương thì các điện tử trong kênh sẽ trôi trong điện trường và tạo nên dòng điện qua các cực Máng và Nguồn. Dòng trong transistor NMOS luôn luôn chảy vào ở cực Máng, qua kênh dẫn và ra ở cực Nguồn. Cực Cổng được cách ly với kênh dẫn, nên sẽ không có dòng cổng dc và ta có: iG = 0. Các tiếp giáp pn giữa vùng máng với vùng đế, vùng nguồn với vùng đế (và cũng được tạo ra giữa vùng kênh dẫn với vùng đế) phải luôn luôn được phân cực nghịch để đảm bảo chắc chắn là chỉ có một dòng rò do phân cực nghịch nhỏ để có thể được bỏ qua. Như vậy, ta có thể xem rằng iB=0. Đối với một MOSFET như ở hình 3.3a, một kênh dẫn được cảm ứng nhờ điện áp đặt vào Cổng để có sự dẫn điện xảy ra. Điện áp Cổng sẽ “tăng cường” độ dẫn điện của kênh dẫn, nên MOSFET loại này có tên gọi là loại dụng cụ hoạt động ở chế độ tăng cường. c) Đặc tuyến i-v của transistor NMOS ở vùng tuyến tính. Để xác định biểu thức về quan hệ của dòng điện chảy qua các cực của transistor NMOS theo các điện áp đặt vào các cực, ta có thể xem rằng dòng iG và iB đều bằng 0 (đã xét ở trên). Vì vậy, dòng điện vào ở cực Máng phải bằng với dòng điện chảy ra ở cực Nguồn nên ta có: iS = iD = iDS (3.1) Biểu thức cho dòng Máng-Nguồn iDS có thể được viết bằng cách xem xét dòng điện tích chảy trong kênh dẫn ở hình 3.4. Điện tích của điện tử trên một đơn vị độ dài (gọi là điện tích đường) tại một điểm bất kỳ trong kênh dẫn sẽ bằng: Q' = −WC ox (vox − VTN ) C/ cm, đối với điều kiện vox ≥ VTN '' (3.2) Trong đó: C" = ε ox / Tox , là điện dung của lớp ôxit trên một đơn vị diện tích (F/ cm2) ox εox là điện môi của lớp ôxít (F/ cm). [Đối với dioxide Si, thì εox= 3,9ε0 , khi đó: điện môi của không khí ε0 = 8,854x10-14 F/ cm] Tox là độ dày của lớp ôxit (cm). Điện áp vox là điện áp đặt ngang qua lớp ôxít, và nó sẽ tùy thuộc vào vị trí trong kênh dẫn: vox = vGS - v(x) (3.3) trong đó v(x) là điện áp tại điểm x nào đó trong kênh dẫn so với nguồn. Hãy lưu ý rằng vox phải vượt quá giá trị VTN để tồn tại lớp đảo, như vậy Q’ sẽ bằng 0 cho đến khi vox > VTN. Tại vị trí đầu cực Nguồn của kênh dẫn, vox = vGS, và vox sẽ giảm xuống đến giá trị vox = vGS - vDS tại vị trí đầu cực Máng của kênh dẫn. Dòng trôi của điện tử tại một điểm bất kỳ trong kênh được cho bởi tích của điện tích trên một đơn vị độ dài nhân với vận tốc vx : i(x) = Q’(x) vx(x) (3.4) Điện tích đường Q’ được cho bởi biểu thức (3.2), và vận tốc trôi vx của điện tử trong kênh dẫn được xác định theo độ linh động của điện tử và điện trường đặt ngang qua kênh dẫn: [ ] i ( x ) = Q' v x = − WC" (v ox − VTN ) [− µn E x ] (3.5) ox Thay thế các giá trị của điện trường ngang (theo phương x) và vox vào (3.5) ta có: i ( x ) = −µ nC" W (vGS − v ( x ) − VTN ) dv ( x ) (3.6) ox dx Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 60 i ( x )dx = − µ nC" W (vGS − v ( x ) − VTN )dv ( x ) hoặc (3.7) ox Điện áp đặt trên các cực của NMOS là v(0) = 0 và v(L) = vDS , nên ta có thể tính tích phân (3.7) theo chiều dài của kênh từ 0 đến L: µnC" W (vGS − v ( x ) − VTN )dv ( x ) L v DS ∫0 i( x )dx = − ∫0 (3.8) ox Bởi vì không có sự suy hao về dòng điện khi chảy qua kênh dẫn, nên dòng điện trong kênh dẫn phải bằng cùng một giá trị iDS tại mọi điểm x trong kênh, nghĩa là i(x) = - iDS, và (3.8) sẽ được suy ra như sau: ⎛ v⎞ i DS L = µnC" W ⎜ vGS − VTN − DS ⎟ v DS (3.9) ox ⎝ 2⎠ W⎛ v⎞ i DS = µnC" ⎜ vGS − VTN − DS ⎟ v DS hoặc: (3.10) ox L⎝ 2⎠ Giá trị µnC" được giữ cố định do nhà sản xuất quyết định. Để tiện cho các mục đích thiết kế và ox phân tích mạch, biểu thức (3.10) thường được viết ở dạng như sau: W⎛ v⎞ i DS = K 'n ⎜ vGS − VTN − DS ⎟ v DS với: K 'n = µ nC ox ' L⎝ 2⎠ ⎛ v⎞ W i DS = K n ⎜ vGS − VTN − DS ⎟ v DS trong đó: K n = K 'n hoặc (3.11) ⎝ 2⎠ L Các thông số K n và K 'n được gọi là các thông số hỗ dẫn, và cả hai đều có đơn vị là A/V2. Biểu thức (3.11) là biểu thức kinh điển của dòng Máng-Nguồn cho transistor NMOS hoạt động ở vùng tuyến tính, mà trong đó một kênh dẫn điện trở sẽ kết nối trực tiếp vùng Nguồn và vùng Máng. Sự kết nối bằng điện trở sẽ có sau khi điện áp đặt ngang qua lớp ôxít vượt quá giá trị điện áp Ngưỡng tại mọi điểm trong kênh dẫn, nghĩa là: vGS - v(x) ≥ VTN 0≤x≤L với điều kiện: (3.12) Điện áp trong kênh dẫn sẽ lớn nhất tại phía đầu vùng Máng, khi đó v(L) = vDS. Vì vậy, các biểu thức (3.10) và (3.11) chỉ hợp lý khi có điều kiện: vGS - VTN ≥ vDS (3.13) Tóm lại, đối với NMOS làm việc ở vùng tuyến tính, ta có: W⎛ v⎞ i DS = K 'n ⎜ vGS − VTN − DS ⎟ v DS , L⎝ 2⎠ với điều kiện: vGS - VTN ≥ vDS ≥ 0 và K 'n = µnCox ' (3.14) Rõ ràng hơn là ta có thể nhận được biểu thức bằng cách nhóm các số hạng ở (3.10): ⎡ v ⎞⎤ ⎡ v ⎤ ⎛ i DS = ⎢WC" ⎜ vGS − VTN − DS ⎟ ⎥ ⎢µn DS ⎥ ox ⎝ 2 ⎠⎦ ⎣ L⎦ ⎣ (3.15) Khi điện áp Máng-Nguồn có giá trị nhỏ, thì số hạng thứ nhất sẽ biểu diễn đại lượng điện tích trung bình trên một đơn vị độ dài trong kênh dẫn, bởi vì điện áp kênh dẫn trung bình v(x) = vDS/ 2. Số hạng thứ hai sẽ tượng trưng cho vận tốc trôi trong kênh dẫn, mà khi đó điện trường trung bình sẽ bằng với điện áp vDS đặt ngang qua kênh dẫn chia cho độ dài kênh L Đặc tuyến i-v ở vùng tuyến tính được tạo ra từ biểu thức (3.14) cho ở hình 3.5 đối với trường hợp VTN = 1V và Kn = 250 µA/V2. Các đặc tuyến ở hình 3.5 là một phần đặc tuyến ra của transistor NMOS. Đặc tuyến ra Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 61 của một dụng cụ bán dẫn 3 cực là đồ thị của dòng điện chảy qua lối ra của linh kiện mà trong trường hợp này là dòng Máng như là một hàm số của điện áp đặt ngang qua lối ra mà ở đây là điện áp Máng-Nguồn. Họ các đặc tuyến sẽ được tạo ra, với mỗi đường đặc tuyến tương ứng với một giá trị khác nhau của điện áp Cổng -Nguồn tức là điện áp ở cổng lối vào. Các đặc tuyến ở hình 3.5, thể hiện một họ các đường thẳng có dạng gần giống nhau, vì lý do đó nên vùng làm việc có tên gọi là vùng tuyến tính, tuy nhiên cóthể có đặc tuyến hơi cong, cụ thể là đường đặc tuyến ứng với VGS = 2V. Đối với điện áp Máng-Nguồn rất bé, chẳng hạn: vDS « vGS - VTN, thì biểu thức (3.14) có thể rút gọn thành: (vGS − VTN )v DS (3.16) W i DS = µ nC" ox L Dòng iDS chảy qua các cực của MOSFET lúc này tỷ lệ thuận thuận với điện áp vDS đặt trên MOSFET. FET làm việc rất giống với một điện trở nối giữa các cực Nguồn và Máng, nhưng giá trị của điện trở được điều khiển bởi điện áp Cổng -Nguồn. Điện trở của FET làm việc ở vùng tuyến tính, gần gốc tọa độ, được gọi là điện trở mở [on- resistance] RON, có thể được xác định xuất phát từ biểu thức (3.14), ta có: −1 ⎡ ∂i ⎤ 1 = ⎢ DS ⎥ = (3.17) RON ⎢ ∂v DS ⎥ K 'n (VGS − VTN ) W ⎣ v DS → 0 ⎦ taûi − âiãøm − Q L Để ý rằng RON cũng bằng với tỷ số vDS/ iDS ở biểu thức (3.16). Tại những điểm gần sát với gốc tọa độ, các đặc tuyến i-v của MOSFET thực chất là các đường thẳng, tức là đặc tuyến phải được xét với điều kiện vDS « vGS - VTN, tuy nhiên theo hình 3.5 thì hình như độ tuyến tính bắt đầu bị vi phạm đối với đặc tuyến thấp nhất, khi đó VGS- VTN = 2-1 = 1V (gần bằng với các giá trị của VDS), nên lúc này ta phải hiểu rằng vùng tuyến tính chỉ đúng với các giá trị của vDS thấp hơn 0,1 đến 0,2V. Đối với những đặc tuyến ứng với VGS lớn, thì đặc tuyến V-A thể hiện độ tuyến tính rất cao trong suốt các giá trị của VDS ở hình 3.5, chẳng hạn, Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 62 đường đặc tuyến ứng vơi VGS = 5V. d) Sự bão hòa ở đặc tuyến i-v của MOSFET. Như đã xét ở trên, biểu thức (3.14) chỉ có ý nghĩa với điều kiện có một kênh dẫn kết nối trực tiếp giữa vùng Nguồn và vùng Máng. Ta xét hiện tượng xảy ra trong MOSFET khi tăng điện áp Máng-Nguồn lên trên giá trị giới hạn ở biểu thức (3.14) như mô tả ở hình 3.6. Với ba giá trị điện áp Máng-Nguồn khác nhau và giữ cố định điện áp Cổng-Nguồn. Ở hình 3.6a, MOSFET làm việc ở vùng tuyến tính, với vDS < vGS - VTN như đã được xét ở trên. Khi tăng giá trị vDS lên thành vDS = vGS - VTN, hình 3.6b thì kênh dẫn bắt đầu biến mất tại đầu mút của kênh ở phía vùng máng. Hình 3.6c mô tả trạng thái kênh dẫn theo giá trị vDS lớn hơn. Vùng kênh dẫn đã bị biến mất, hay nói cách khác là đã bị thắt kênh [pinched off] bắt đầu tại phía vùng máng của kênh dẫn, làm cho vùng kênh điện trở ngắn lại. Chú ý: Nếu nhìn thoáng qua thì có thể dễ nhầm lẫn cho rằng, dòng qua MOSFET sẽ bằng 0, tuy nhiên trong trường hợp này dòng qua MOSFET là ≠ 0. Như mô tả ở hình 3.7, điện áp tại điểm thắt kênh trong kênh dẫn sẽ luôn luôn bằng: vGS - v(xpo) = VTN hay: v(xpo) = vGS - VTN (3.18) Điện áp này cũng vẫn là điện áp đặt ngang qua phần đảo của kênh, làm cho các điện tử sẽ vẫn trôi trong kênh dẫn từ trái qua phải. Khi các điện tử di chuyển tới điểm thắt, chúng sẽ được phóng thích vào vùng nghèo giữa đầu cuối của kênh và vùng máng, lúc này điện trường trong vùng nghèo sẽ cuốn các điện tử vào vùng máng. Ngay khi kênh dẫn được thắt, sụt áp qua vùng kênh đảo là không đổi. Vì vậy, dòng máng sẽ trở thành hằng số, và MOSFET chuyển vào làm việc ở vùng bão hòa. Vùng này cũng thường được gọi là vùng thắt kênh. Ước lược biểu thức (3.14) với vDS = vGS - VTN, rút ra dòng màng-nguồn của NMOS làm việc ở vùng bão hòa: K' W i DS = n (vGS − VTN ) 2 Đối với: vDS ≥ vGS - VTN ≥ 0 (3.19) 2L Đây là biểu thức dòng máng của transistor NMOS làm việc ở vùng bão hòa. Dòng máng phụ thuộc vào bình phương của số hạng (vGS - VTN), nhưng lại độc lập với điện áp máng-nguồn. Trị số của vDS để transistor làm việc ở vùng bão hòa được gọi bằng tên riêng là vDSAT xác định bởi biểu thức: vDSAT = vGS - VTN (3.20) VDSAT cũng được xem như điện áp bão hòa, hay điện áp thắt. Biểu thức (3.19), có thể được thể hiện tương tự như biểu thức (3.15): ⎛ v − VTN ⎞ ⎤ ⎡ (vGS − VTN )⎤ ⎡ i DS = ⎢WC" ⎜ GS ⎟ ⎥ ⎢µn (3.21) ⎥ ox ⎝ ⎠⎦ ⎣ ⎦ ⎣ 2 L Vùng kênh đã bị biến đổi (đảo) có điện áp vGS - VTN đặt ngang qua nó, như ở hình 3.7. Vì vậy, số hạng thứ nhất của (3.21) tương ứng với giá trị điện tích trung bình trong lớp đảo, và số hạng thứ hai là giá trị vận tốc của các điện tử trôi trong điện trường bằng (vGS - VTN)/ L. Hình 3.8a, là toàn bộ họ đặc tuyến ra của một transistor NMOS có VTN = 1V và Kn = 25 µA/V2, mà trong đó vị trí các điểm thắt kênh được xác định bởi vDS = VDSAT. Phía bên trái của các vị trí Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark. VTN =1V, và Kn = 25x10-6A/ V2
CẤU KIỆN ĐIỆN TỬ 63 điểm thắt kênh là trạng thái của transistor làm việc ở vùng tuyến tính, và phía phải của các điểm thắt là vùng bão hòa. Khi vGS ≤ VTN = 1V, transistor sẽ ngưng dẫn và dòng máng bằng 0. Khi tăng điện áp Cổng ở vùng bão hòa, thì khoảng cách giữa các đặc tuyến dòng máng sẽ giãn ra do bản chất luật bình phương của biểu thức (3.19). Hình 3.8b, là một đặc tuyến ra cụ thể đối với điện áp Cổng-Nguồn, VGS = 3V, đặc tuyến này biểu diễn các biểu thức quan hệ dòng-áp của NMOS ở vùng tuyến tính và vùng bão hòa. Biểu thức ở vùng tuyến tính (3.14) được miêu tả bởi đường parabola ở hình 3.8b, và khi điều kiện: VDS > VGS - VTN = 2V, thì đặc tuyến là đường thẳng nằm ngang, tức NMOS bắt đầu chuyển vào vùng có dòng iDS bão hòa theo phương trình (3.19). Điểm thắt kênh là điểm giao nhau giữa hai đường biểu diễn của hai phương trình (3.14) và (3.19). e) Tổng hợp nguyên lý làm việc và các phương trình cơ bản của NMOS kiểu tăng cường. Như đã xét ở trên, do không tồn tại kênh dẫn giữa hai vùng máng và nguồn khi ít nhất điện áp VGS = 0V, nên với một điện áp VDS dương nào đó và cực đế B được nối trực tiếp với cực nguồn, thì thực tế là sẽ có hai tiếp giáp pn phân cực ngược giữa hai vùng pha tạp n và sẽ không có dòng chảy giữa hai vùng máng và nguồn. Khi cả hai điện áp VDS và VGS được thiết lập tại điện áp dương nào đó (lớn hơn 0V), tức là thiết lập điện áp dương tại máng và cổng so với nguồn. Điện áp dương tại cổng sẽ đẩy các lỗ trống (do các điện tích cùng dấu đẩy nhau) vào sâu trong đế p suốt theo diện tích phủ của lớp SiO2, tạo ra một vùng nghèo không có các lỗ trống gấn lớp cách ly bằng SiO2. Tuy nhiên, các điện tử trong đế p (các hạt tải điện thiểu số của vật liệu bán dẫn tạp p) sẽ được thu hút đến bán cực cổng dương và tích lũy lại thành vùng gần sát với bề mặt của lớp ôxít. Lớp SiO2 với phẩm chất cách điện rất tốt của nó sẽ ngăn cản các hạt tải mang điện tích âm hấp thụ ở cực cổng. Nên khi tăng VGS thì sự tích lũy các điện tử gần sát bề mặt của lớp SiO2 sẽ tăng lên, tạo ra một vùng kênh n để có thể truyền dẫn một dòng điện đáng kể giữa Máng và Nguồn. Ứng với trị số VGS mà kênh dẫn bắt đầu được hình thành dẫn đến sự tăng nhiều ở dòng máng được gọi là điện áp ngưỡng VTN , (hay còn gọi là VGS (Th) trong các sổ tay tra cứu các dụng cụ bán dẫn). Do kênh dẫn không tồn tại và được “tăng cường” bằng việc áp dụng một điện áp Cổng-Nguồn có giá trị dương, nên MOSFET được gọi là MOSFET kiểu tăng cường. Khi VGS tăng lên vượt qua mức ngưỡng thì mật độ các hạt tải điện tự do trong kênh dẫn được tạo thành sẽ tăng lên, dẫn đến mức dòng máng qua kênh cũng tăng lên, nhưng nếu giữ VGS không đổi và tăng VDS thì dòng máng sẽ tăng lên đến mức bão hòa, tức là lúc này dòng máng IDS không tăng do quá trình thắt kênh, kênh dẫn bắt đầu hẹp nhất tại phía đầu vùng máng của kênh dẫn tạo thành (xem hình 3.6b). Áp dụng định luật Kirchhoff’s theo áp đối với các điện áp đầu cực của MOSFET ta có: VDG = VDS - VGS (3.22) Nếu VGS được giữ cố định tại một trị số nào đó, chẳng hạn 8V và tăng VDS từ 2 đến 5V, thì điện áp VDG [theo biểu thức (3.22)] sẽ giảm xuống từ -6V xuống -3V, và điện áp cổng sẽ trở nên dương thấp hơn so với máng. Sự giảm xuống ở điện áp cổng-máng sẽ dẫn đến làm giảm lực hấp dẫn các hạt tải điện tự do (các điện tử) ngay tại vùng kênh dẫn tạo thành ở phía đầu cực máng, gây nên sự giảm xuống về độ rộng hiệu dụng của kênh. Cuối cùng kênh dẫn sẽ giảm xuống đến điểm thắt kênh và trạng thái bão hòa sẽ được thiết lập. Nói cách khác khi tăng hơn nữa ở VDS tại giá trị không đổi của VGS sẽ không ảnh hưởng đến mức bão hòa của IDS cho đến khi điều kiện đánh thủng xảy ra. Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 64 Có thể lấy ví dụ như họ đặc tuyển máng cụ thể cho MOSFET kênh n như ở hình 3.8a ở trên, với VGS = 5V, trạng thái bão hòa xảy ra tại mức VDS = 4V. Trong thực tế mức bão hòa đối với VDS liên quan với mức điện áp VGS đặt vào bằng biểu thức (3.20): VDSAT = VGS - VTN Như vậy, rõ ràng là đối với một giá trị không đổi của VTN , khi mức VGS cao hơn thì sẽ có mức bão hòa của VDS cao hơn. Khi giá trị của VGS = VTN = 1V, thì dòng máng sẽ giảm xuống 0 mA. Vì vậy, thông thường đối với các giá trị của VGS thấp hơn so với mức điện áp ngưỡng, thì dòng máng ở một MOSFET kiểu tăng cường sẽ bằng 0 mA, tức là MOSFET ở trạng thái chắc chắn ngắt. Khi mức VGS tăng lên từ giá trị VTN đến giá trị 5V, thì sẽ dẫn đến mức bão hòa của dòng IDS cũng tăng lên từ mức 0 µA lên mức 200 µA. Một đặc tuyến i-v khác, dùng để phân tích dc của MOSFET kiểu tăng cường được gọi là đặc tuyến truyền đạt [transfer characteristic] biểu diễn quan hệ giữa dòng máng theo điện áp cổng- nguồn, khi cố định điện áp máng-nguồn. Đặc tuyến truyền đạt có thể được xác định đơn giản theo phương pháp đồ thị như ở hình 3.9, trong đó đặc tuyến truyền đạt được suy ra từ đặc tuyến dòng máng, để mô tả quá trình chuyển tiếp từ mức dòng-áp này đến mức dòng-áp khác. Dòng máng bằng 0mA đối với VGS ≤ VTN và sẽ tăng lên khi VGS > VTN như được xác định bởi phương trình (3.19). Lưu ý rằng, khi xác định các điểm trên đặc tuyến truyền đạt từ đặc tuyến dòng máng, chỉ được vẽ theo các mức dòng bão hòa. Như vây, toàn bộ các quan hệ dòng-áp của transistor NMOS có thể tóm tắt như sau: Đối với tất cả các vùng ta đều có: W iG = 0 K n = µ nC" iB = 0 (3.23) ox L i DS = 0 vGS ≤ VTN Vùng ngắt: Đối với: (3.24) Vùng tuyến tính: ⎛ v⎞ Đối với: vGS - VTN ≥ vDS ≥ 0 i DS = K n ⎜ vGS − VTN − DS ⎟ v DS (3.25) ⎝ 2⎠ Vùng bão hòa: i DS = n (vGS − VTN ) K 2 Đối với: vDS ≥ vGS - VTN ≥ 0 (3.26) 2 f) Transistor PMOS kiểu tăng cường. Các transistor MOSFET kênh p (transistor PMOS) kiểu tăng cường có cấu tạo như ở hình 3.10, một cách chính xác là PMOS có cấu tạo bằng các vùng bán dẫn tạp ngược với transistor NMOS, nhưng nguyên lý hoạt động của PMOS về cơ bản giống như NMOS, ngoại trừ các cực tính điện áp và chiều dòng điện trên các cực của PMOS là ngược lại. Cần phải đặt điện áp âm trên cực cổng so với cực nguồn (vGS < 0 hay vSG > 0) để thu hút các lỗ trống nhằm tạo ra một lớp đảo bằng bán dẫn p trong vùng kênh. Trước hết, để có sự dẫn điện ở transistor PMOS kiểu tăng cường thì điện áp cổng-nguồn cần phải âm nhiều so với điện áp ngưỡng của PMOS, được ký Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 65 hiệu là VTP. Để giữ cho các tiếp giáp nguồn-đế và máng-đế được phân cực ngược thì vSB và vDB cũng phải thấp hơn 0. Yêu cầu này được thỏa mãn bằng cách đặt điện áp vSD ≥ 0 (vDS ≤ 0). Các đặc tuyến ra và đặc tuyến truyền đạt của PMOS kiểu tăng cường cho ở hình 3.11. Khi điện áp vGS ≥ VTP = -2V (tức là: vDS ≤ - VTP = +2V), thì transistor ngắt. Dòng máng sẽ tăng theo các giá trị dương của vGS Các biểu thức dòng máng của transistor PMOS cũng tương tự như ở NMOS, trừ chiều dòng máng là ngược lại và các giá trị của vSG, vSD và vBS bây giờ là dương. Các biểu thức quan hệ dòng-áp của transistor PMOS được tóm lược như sau: Đối với tất cả các vùng ta đều có: W iG = 0 iB = 0 K p = µpC" (3.27) ox L Đối với: vSG ≤ - VTP (vGS ≥ VTP) (3.28) iSD = 0 Vùng ngắt: Vùng tuyến tính: ⎛ v⎞ vSG + VTP ≥ vSD ≥ 0 iSD = K p ⎜ v SG + VTP − SD ⎟ v SD Đối với: (3.29) ⎝ 2⎠ Vùng bão hòa: Kp (v SG + VTP )2 iSD = vSD ≥ vSG + VTP ≥ 0 Đối với: (3.30) 2 Trong các biểu thức trên có sự khác nhau ở thông số quan trọng giữa hai loại NMOS và PMOS là Kp và Kn. Ở các dụng cụ PMOS, các hạt tải điện trong kênh dẫn là các lỗ trống, và dòng điện là tỷ lệ thuận với độ linh động của lỗ trống µp. Độ linh động điển hình của lỗ trống chỉ bằng 40% độ linh động của điện tử, vì vậy đối với các điều kiện điện áp đã cho, thì dụng cụ PMOS sẽ chỉ dẫn điện bằng 40% dòng điện của dụng cụ NMOS. g) Điện dung trong các transistor MOSFET. Trong tất cả các dụng cụ bán dẫn đều có điện dung nội, các điện dung này sẽ hạn chế dụng cụ làm việc ở tấn số cao. Trong các ứng dụng ở mạch số, các điện dung này làm cho tốc độ chuyển mạch của mạch giảm nhiều, các điện dung cũng sẽ hạn chế về mặt tần số mà mạch khuyếch đại đáng lẽ có thể nhận được. Các điện dung của transistor NMOS hoạt động ở chế độ tuyến tính. Hình (a) chỉ rõ các điện dung khác nhau liên quan với MOSFET làm việc ở chế độ tuyến tính, mà trong đó có một kênh dẫn kết nối hai vùng nguồn và máng. Giá trị của điện dung cổng-kênh dẫn là: CGC = C" WL (3.31) ox Ở chế độ tuyến tính, CGC được phân chia Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 66 thành hai phần như nhau: điện dung cổng-nguồn CGS và điện dung cổng-máng CGD, mỗi điện dung bao gồm một nửa giá trị điện dung cổng-kênh cộng với giá trị điện dung chồng lấn giữa vùng cổng-nguồn hay vùng cổng-máng. ' Điện dung chồng lấn [overlap capacitance] COL thường được quy định như điện dung của lớp ô xít trên một đơn vị độ rộng kênh dẫn. Các giá trị điện dung không tuyến tính của tiếp giáp pn được rút ra bởi các điện dung nguồn-đế và máng-đế, CSB và CDB tùy vào chế độ làm việc của transistor NMOSFET. Các điện dung của transistor NMOS hoạt động ở chế độ bão hòa. Khi MOSFET làm việc ở chế độ bão hòa, hình (b), môt phần kênh dẫn sẽ biến mất khi điện áp máng-nguồn vượt qua điểm thắt kênh. Lúc này, giá trị của các điện dung cổng-kênh và máng-kênh sẽ là: CGS = COLW + 2 COX (WL ) ' " 3 CGD = COLW và ' (3.32) Các điện dung của transistor NMOS hoạt động ở chế độ ngắt. Ở chế độ ngắt, vùng cổng-kênh dẫn là không tồn tại. Các giá trị của CGS và CDS chỉ bao gồm điện dung chồng lấn. CGS = COLW ' và CGD = COLW' (3.33) Ngoài ra, còn có một điện dung nhỏ CGB xuất hiện giữa cực cổng và cực đế như hình (c). Từ các biểu thức trên, rõ ràng là các điện dung của MOSFET phụ thuộc vào chế độ làm việc của transistor và là một hàm phi tuyến theo điện áp đặt vào các cực của MOSFET. Các điện dung này sẽ được xem xét trong các mạch số và tương tự. h) Các thông số của một NMOS kiểu tăng cường. Hình 3.12 là trang các thông số kỹ thuật của một MOSFET kiểu tăng cường kênh n, mang số hiệu 2N 4531 của hãng Motorola (Mỹ); dạng vỏ và nhận biết các chân, được cho ở hình nhỏ bên cạnh các thông số làm việc cực đại, dòng máng lớn nhất là 30 mA dc. Mức dòng IDSS ở trạng thái “ngắt” [off] là 10nA (ở điều kiện đo là VDS = 10V và VGS = 0V) để có thể so sánh với dải miliampere đối với MOSFET kiểu nghèo và JFET (xét sau). Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 67 Điện áp ngưỡng được cho bởi ký hiệu VGS(Th) và thường có giá trị trong khoảng từ 1V đến 5V, tùy thuộc vào từng MOSFET cụ thể. Với mức dòng điển hình ID(on) (trong trường hợp này là 3mA, ≡ mức dòng dẫn bão hòa) được quy định tại một mức cụ thể của VGS(Th) ( ở đây là 10V), nên ta có thể xác định được thông số Kn theo (3.26). Nói cách khác, khi VGS = 10V, ID = 3mA, thì với các giá trị đã cho của VGS(Th), ID(on), và VGS(on) sẽ cho phép xác định Kn từ biểu thức (3.26) và sẽ tính được các giá trị các điểm tương ứng trên đặc tuyến truyền đạt. Ví dụ 3.1: Sử dụng các dữ liệu đã cho ở trang số liệu kỹ thuật hình 3.12 và điện áp ngưỡng trung bình VGS(on) = 3V, hãy xác định: (a) Giá trị độ hỗ dẫn Kn của MOSFET ?. (b) Đặc tuyến truyền đạt của MOSFET ?. Giải: (a) Từ phương trình (3.26), ta có: 6 x 10 −3 2 I D ( on ) 2 x 3 mA Kn = = = A / V 2 = 0 ,1 (VGS ( on ) − VGT ( Th ) ) (10V − 3V ) 2 2 49 (b) Thay các giá trị đã được xác định vào phương trình (3.26),ta có: Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.
CẤU KIỆN ĐIỆN TỬ 68 (VGS − VTN )2 = 0 ,061 x 10 − 3 (VGS − 3V )2 Với VGS = 5V, thì: ID = 0,244 mA. Với VGS = 8; Kn iD = 2 10; 12; và 14V, ID sẽ là 1,525; 3 (đã được xác định ở trang số liệu); 4,94; và 7,38mA tương ứng. Đặc tuyến truyền đạt được vẽ như ở hình 3.13. 3.3 MOSFET KIỂU NGHÈO. a) MOSFET kiểu nghèo kênh- n. Như đã xét ở phần đầu của chương, ngoài MOSFET kiểu tăng cường còn có MOSFET kiểu nghèo [Depletion-type MOSFET hay có thể gọi tắt là DE MOS]. Đối với cấu tạo của NMOS kiểu nghèo hay kênh có sẵn (đã được thảo luận ở phần 3.1), khi điện áp cổng-nguồn bằng 0V (bằng cách nối tắt cực nguồn với cực cổng) và đặt trên hai cực máng và nguồn một điện áp VDS > 0V, thì điện áp dương tại cực máng sẽ thu hút các điện tử tự do trong kênh dẫn n, tức là có dòng điện chảy qua kênh dẫn. Trong thực tế, dòng tạo thành khi VGS = 0V thường được gọi là IDSS như mô tả ở đặc tuyến hình 3.14. Khi thiết lập trên cực cổng một điện áp âm, chẳng hạn VGS = −1V , thì điện thế âm tại cổng sẽ có khuynh hướng đẩy các điện tử về phía đế bán dẫn tạp-p (đẩy các điện tích cùng dấu) và thu hút các lỗ trống từ đế bán dẫn p (kéo các điện tích ngược dấu) như ở hình 3.15. Tùy thuộc vào giá trị của điện áp phân cực âm được thiết lập bởi VGS mà mức độ tái hợp giữa điện tử và lỗ trống sẽ xảy ra và như vậy sẽ làm giảm số lượng các điện tử tự do trong kênh dẫn n cần cho sự dẫn điện. Điện áp phân cực âm lớn hơn, thì tỷ lệ tái hợp sẽ cao hơn. Mức dòng máng tạo thành vì vậy sẽ giảm xuống khi tăng điện áp phân cực âm cho VGS như đặc tuyến truyền đạt ở hình 3.14. Chẳng hạn như khi: VGS = - 1V; - 2V; . . . . ; cho đến mức thắt là: - 6V, thì mức dòng máng trên đặc tuyến sẽ giảm dần về 0mA (ngắt). Đối với các giá trị của VGS dương, thì điện áp dương tại cổng sẽ kéo thêm các điện tử (các hạt tải điện tự do) từ đế bán dẫn-p nhờ có dòng rò ngược và sự phát sinh các hạt tải điện mới thông qua sự va chạm tạo thành giữa các hạt tích điện khi được gia tốc. Khi điện áp cổng-nguồn tiếp tục tăng lên theo chiều dương, thì dòng máng sẽ tăng lên theo tốc độ rất nhanh (hình 3.14). Khoảng cách theo chiều dọc giữa hai giá trị VGS = 0V và VGS = +1V của đặc tuyến truyền đạt chỉ rõ mức dòng tăng lên nhiều khi thay đỗi VGS trong khoảng 1V. Vì sự tăng dòng máng rất nhanh, nên khi sử dụng DMOS, cần phải tránh cho DMOS làm việc có dòng máng lớn nhất, vì dòng máng có thể vượt quá với một điện áp cổng dương., ví dụ như đối với DMOS cho ở hình 3.14, khi đặt một điện áp VGS = +4V sẽ cho dòng máng là 22,2mA, có khả năng vượt quá các thông số làm việc lớn nhất (dòng hoặc công suất) của dụng cụ. Như vậy, việc áp dụng điện áp cổng-nguồn dương, đã “tăng cường” mức độ các hạt tải điện tự do trong kênh dẫn lên nhiều so với mức hạt tải điện tự do tại VGS = 0V. Vì lý do này mà vùng tương ứng với các điện áp cổng dương trên các đặc tuyến dòng máng và truyền đạt thường được xem như vùng tăng cường, còn vùng tương ứng giữa mức dòng ngắt (IDS = 0) và mức dòng bão hòa (IDS = IDSS) được coi như vùng nghèo. Quan hệ dòng-áp ở MOSFET kiểu nghèo tương tự như MOSFET kiểu tăng cường. Giá trị điện áp VTN (còn được gọi là điện áp thắt [pinch-off voltage] VP) tương ứng với dòng máng bằng 0, kênh dẫn hoàn toàn biến mất hay nói cách khác là kênh dẫn bị thắt hoàn toàn. Giá trị IDSS là mức Please purchase PDF ẠN DQB, B/M ĐTVT-ĐHKT www.verypdf.com to remove this CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG BIÊN SO Split-Merge on watermark.

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí

65 tài liệu

2428 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.