zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Kỹ Thuật - Công Nghệ

» Điện - Điện tử

Cấu kiện điện tử - vật liệu điện tử - Dư Quang Bình - 4

Chia sẻ: Muay Thai | Ngày: | Loại File: PDF | Số trang:20

Báo xấu

103
lượt xem 7
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Trong vùng nghèo không có các hạt tải điện tự do, nên vẫn không thể có dòng điện xuất hiện giữa cực Nguồn và Máng. Tuy nhiên, cuối cùng khi điện áp Cổng-Kênh tăng lên vượt quá giá trị điện áp Ngưỡng VTN, như ở hình 3.3c, thì các điện tử chảy vào từ vùng Nguồn, Máng và Đế để hình thành nên một lớp đảo kết nối vùng n+ Nguồn với vùng n+ Máng, tức là có một điện trở kết nối tồn tại giữa các cực Nguồn và Máng. Nếu đặt vào giữa hai cực Máng và Nguồn...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Cấu kiện điện tử - vật liệu điện tử - Dư Quang Bình - 4

CẤU KIỆN ĐIỆN TỬ 59 vùng Cổng, và vùng Nghèo này sẽ kết hợp với các vùng nghèo của Nguồn và Máng như đã chỉ ở hình 3.3b. Trong vùng nghèo không có các hạt tải điện tự do, nên vẫn không thể có dòng điện xuất hiện giữa cực Nguồn và Máng. Tuy nhiên, cuối cùng khi điện áp Cổng-Kênh tăng lên vượt quá giá trị điện áp Ngưỡng VTN, như ở hình 3.3c, thì các điện tử chảy vào từ vùng Nguồn, Máng và Đế để hình thành nên một lớp đảo kết nối vùng n+ Nguồn với vùng n+ Máng, tức là có một điện trở kết nối tồn tại giữa các cực Nguồn và Máng. Nếu đặt vào giữa hai cực Máng và Nguồn một điện áp dương thì các điện tử trong kênh sẽ trôi trong điện trường và tạo nên dòng điện qua các cực Máng và Nguồn. Dòng trong transistor NMOS luôn luôn chảy vào ở cực Máng, qua kênh dẫn và ra ở cực Nguồn. Cực Cổng được cách ly với kênh dẫn, nên sẽ không có dòng cổng dc và ta có: iG = 0. Các tiếp giáp pn giữa vùng máng với vùng đế, vùng nguồn với vùng đế (và cũng được tạo ra giữa vùng kênh dẫn với vùng đế) phải luôn luôn được phân cực nghịch để đảm bảo chắc chắn là chỉ có một dòng rò do phân cực nghịch nhỏ để có thể được bỏ qua. Như vậy, ta có thể xem rằng iB=0. Đối với một MOSFET như ở hình 3.3a, một kênh dẫn được cảm ứng nhờ điện áp đặt vào Cổng để có sự dẫn điện xảy ra. Điện áp Cổng sẽ “tăng cường” độ dẫn điện của kênh dẫn, nên MOSFET loại này có tên gọi là loại dụng cụ hoạt động ở chế độ tăng cường. c) Đặc tuyến i-v của transistor NMOS ở vùng tuyến tính. Để xác định biểu thức về quan hệ của dòng điện chảy qua các cực của transistor NMOS theo các điện áp đặt vào các cực, ta có thể xem rằng dòng iG và iB đều bằng 0 (đã xét ở trên). Vì vậy, dòng điện vào ở cực Máng phải bằng với dòng điện chảy ra ở cực Nguồn nên ta có: iS = iD = iDS (3.1) Biểu thức cho dòng Máng-Nguồn iDS có thể được viết bằng cách xem xét dòng điện tích chảy trong kênh dẫn ở hình 3.4. Điện tích của điện tử trên một đơn vị độ dài (gọi là điện tích đường) tại một điểm bất kỳ trong kênh dẫn sẽ bằng: Q' = −WC ox (vox − VTN ) C/ cm, đối với điều kiện vox ≥ VTN '' (3.2) Trong đó: C" = ε ox / Tox , là điện dung của lớp ôxit trên một đơn vị diện tích (F/ cm2) ox εox là điện môi của lớp ôxít (F/ cm). [Đối với dioxide Si, thì εox= 3,9ε0 , khi đó: điện môi của không khí ε0 = 8,854x10-14 F/ cm] Tox là độ dày của lớp ôxit (cm). Điện áp vox là điện áp đặt ngang qua lớp ôxít, và nó sẽ tùy thuộc vào vị trí trong kênh dẫn: vox = vGS - v(x) (3.3) trong đó v(x) là điện áp tại điểm x nào đó trong kênh dẫn so với nguồn. Hãy lưu ý rằng vox phải vượt quá giá trị VTN để tồn tại lớp đảo, như vậy Q’ sẽ bằng 0 cho đến khi vox > VTN. Tại vị trí đầu cực Nguồn của kênh dẫn, vox = vGS, và vox sẽ giảm xuống đến giá trị vox = vGS - vDS tại vị trí đầu cực Máng của kênh dẫn. Dòng trôi của điện tử tại một điểm bất kỳ trong kênh được cho bởi tích của điện tích trên một đơn vị độ dài nhân với vận tốc vx : i(x) = Q’(x) vx(x) (3.4) Điện tích đường Q’ được cho bởi biểu thức (3.2), và vận tốc trôi vx của điện tử trong kênh dẫn được xác định theo độ linh động của điện tử và điện trường đặt ngang qua kênh dẫn: [ ] i ( x ) = Q' v x = − WC" (v ox − VTN ) [− µn E x ] (3.5) ox Thay thế các giá trị của điện trường ngang (theo phương x) và vox vào (3.5) ta có: i ( x ) = −µ nC" W (vGS − v ( x ) − VTN ) dv ( x ) (3.6) ox dx BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 60 i ( x )dx = − µ nC" W (vGS − v ( x ) − VTN )dv ( x ) hoặc (3.7) ox Điện áp đặt trên các cực của NMOS là v(0) = 0 và v(L) = vDS , nên ta có thể tính tích phân (3.7) theo chiều dài của kênh từ 0 đến L: µnC" W (vGS − v ( x ) − VTN )dv ( x ) L v DS ∫0 i( x )dx = − ∫0 (3.8) ox Bởi vì không có sự suy hao về dòng điện khi chảy qua kênh dẫn, nên dòng điện trong kênh dẫn phải bằng cùng một giá trị iDS tại mọi điểm x trong kênh, nghĩa là i(x) = - iDS, và (3.8) sẽ được suy ra như sau: ⎛ v⎞ i DS L = µnC" W ⎜ vGS − VTN − DS ⎟ v DS (3.9) ox ⎝ 2⎠ W⎛ v⎞ i DS = µnC" ⎜ vGS − VTN − DS ⎟ v DS hoặc: (3.10) ox L⎝ 2⎠ Giá trị µnC" được giữ cố định do nhà sản xuất quyết định. Để tiện cho các mục đích thiết kế và ox phân tích mạch, biểu thức (3.10) thường được viết ở dạng như sau: W⎛ v⎞ i DS = K 'n ⎜ vGS − VTN − DS ⎟ v DS với: K 'n = µ nC ox ' L⎝ 2⎠ ⎛ v⎞ W i DS = K n ⎜ vGS − VTN − DS ⎟ v DS trong đó: K n = K 'n hoặc (3.11) ⎝ 2⎠ L Các thông số K n và K 'n được gọi là các thông số hỗ dẫn, và cả hai đều có đơn vị là A/V2. Biểu thức (3.11) là biểu thức kinh điển của dòng Máng-Nguồn cho transistor NMOS hoạt động ở vùng tuyến tính, mà trong đó một kênh dẫn điện trở sẽ kết nối trực tiếp vùng Nguồn và vùng Máng. Sự kết nối bằng điện trở sẽ có sau khi điện áp đặt ngang qua lớp ôxít vượt quá giá trị điện áp Ngưỡng tại mọi điểm trong kênh dẫn, nghĩa là: vGS - v(x) ≥ VTN 0≤x≤L với điều kiện: (3.12) Điện áp trong kênh dẫn sẽ lớn nhất tại phía đầu vùng Máng, khi đó v(L) = vDS. Vì vậy, các biểu thức (3.10) và (3.11) chỉ hợp lý khi có điều kiện: vGS - VTN ≥ vDS (3.13) Tóm lại, đối với NMOS làm việc ở vùng tuyến tính, ta có: W⎛ v⎞ i DS = K 'n ⎜ vGS − VTN − DS ⎟ v DS , L⎝ 2⎠ với điều kiện: vGS - VTN ≥ vDS ≥ 0 và K 'n = µnCox ' (3.14) Rõ ràng hơn là ta có thể nhận được biểu thức bằng cách nhóm các số hạng ở (3.10): ⎡ v ⎞⎤ ⎡ v ⎤ ⎛ i DS = ⎢WC" ⎜ vGS − VTN − DS ⎟ ⎥ ⎢µn DS ⎥ ox ⎝ 2 ⎠⎦ ⎣ L⎦ ⎣ (3.15) Khi điện áp Máng-Nguồn có giá trị nhỏ, thì số hạng thứ nhất sẽ biểu diễn đại lượng điện tích trung bình trên một đơn vị độ dài trong kênh dẫn, bởi vì điện áp kênh dẫn trung bình v(x) = vDS/ 2. Số hạng thứ hai sẽ tượng trưng cho vận tốc trôi trong kênh dẫn, mà khi đó điện trường trung bình sẽ bằng với điện áp vDS đặt ngang qua kênh dẫn chia cho độ dài kênh L Đặc tuyến i-v ở vùng tuyến tính được tạo ra từ biểu thức (3.14) cho ở hình 3.5 đối với trường hợp VTN = 1V và Kn = 250 µA/V2. Các đặc tuyến ở hình 3.5 là một phần đặc tuyến ra của transistor NMOS. Đặc tuyến ra BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 61 của một dụng cụ bán dẫn 3 cực là đồ thị của dòng điện chảy qua lối ra của linh kiện mà trong trường hợp này là dòng Máng như là một hàm số của điện áp đặt ngang qua lối ra mà ở đây là điện áp Máng-Nguồn. Họ các đặc tuyến sẽ được tạo ra, với mỗi đường đặc tuyến tương ứng với một giá trị khác nhau của điện áp Cổng -Nguồn tức là điện áp ở cổng lối vào. Các đặc tuyến ở hình 3.5, thể hiện một họ các đường thẳng có dạng gần giống nhau, vì lý do đó nên vùng làm việc có tên gọi là vùng tuyến tính, tuy nhiên cóthể có đặc tuyến hơi cong, cụ thể là đường đặc tuyến ứng với VGS = 2V. Đối với điện áp Máng-Nguồn rất bé, chẳng hạn: vDS « vGS - VTN, thì biểu thức (3.14) có thể rút gọn thành: (vGS − VTN )v DS (3.16) W i DS = µ nC" ox L Dòng iDS chảy qua các cực của MOSFET lúc này tỷ lệ thuận thuận với điện áp vDS đặt trên MOSFET. FET làm việc rất giống với một điện trở nối giữa các cực Nguồn và Máng, nhưng giá trị của điện trở được điều khiển bởi điện áp Cổng -Nguồn. Điện trở của FET làm việc ở vùng tuyến tính, gần gốc tọa độ, được gọi là điện trở mở [on- resistance] RON, có thể được xác định xuất phát từ biểu thức (3.14), ta có: −1 ⎡ ∂i ⎤ 1 = ⎢ DS ⎥ = (3.17) RON ⎢ ∂v DS ⎥ K 'n (VGS − VTN ) W ⎣ v DS → 0 ⎦ taûi − âiãøm − Q L Để ý rằng RON cũng bằng với tỷ số vDS/ iDS ở biểu thức (3.16). Tại những điểm gần sát với gốc tọa độ, các đặc tuyến i-v của MOSFET thực chất là các đường thẳng, tức là đặc tuyến phải được xét với điều kiện vDS « vGS - VTN, tuy nhiên theo hình 3.5 thì hình như độ tuyến tính bắt đầu bị vi phạm đối với đặc tuyến thấp nhất, khi đó VGS- VTN = 2-1 = 1V (gần bằng với các giá trị của VDS), nên lúc này ta phải hiểu rằng vùng tuyến tính chỉ đúng với các giá trị của vDS thấp hơn 0,1 đến 0,2V. Đối với những đặc tuyến ứng với VGS lớn, thì đặc tuyến V-A thể hiện độ tuyến tính rất cao trong suốt các giá trị của VDS ở hình 3.5, chẳng hạn, BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 62 đường đặc tuyến ứng vơi VGS = 5V. d) Sự bão hòa ở đặc tuyến i-v của MOSFET. Như đã xét ở trên, biểu thức (3.14) chỉ có ý nghĩa với điều kiện có một kênh dẫn kết nối trực tiếp giữa vùng Nguồn và vùng Máng. Ta xét hiện tượng xảy ra trong MOSFET khi tăng điện áp Máng-Nguồn lên trên giá trị giới hạn ở biểu thức (3.14) như mô tả ở hình 3.6. Với ba giá trị điện áp Máng-Nguồn khác nhau và giữ cố định điện áp Cổng-Nguồn. Ở hình 3.6a, MOSFET làm việc ở vùng tuyến tính, với vDS < vGS - VTN như đã được xét ở trên. Khi tăng giá trị vDS lên thành vDS = vGS - VTN, hình 3.6b thì kênh dẫn bắt đầu biến mất tại đầu mút của kênh ở phía vùng máng. Hình 3.6c mô tả trạng thái kênh dẫn theo giá trị vDS lớn hơn. Vùng kênh dẫn đã bị biến mất, hay nói cách khác là đã bị thắt kênh [pinched off] bắt đầu tại phía vùng máng của kênh dẫn, làm cho vùng kênh điện trở ngắn lại. Chú ý: Nếu nhìn thoáng qua thì có thể dễ nhầm lẫn cho rằng, dòng qua MOSFET sẽ bằng 0, tuy nhiên trong trường hợp này dòng qua MOSFET là ≠ 0. Như mô tả ở hình 3.7, điện áp tại điểm thắt kênh trong kênh dẫn sẽ luôn luôn bằng: vGS - v(xpo) = VTN hay: v(xpo) = vGS - VTN (3.18) Điện áp này cũng vẫn là điện áp đặt ngang qua phần đảo của kênh, làm cho các điện tử sẽ vẫn trôi trong kênh dẫn từ trái qua phải. Khi các điện tử di chuyển tới điểm thắt, chúng sẽ được phóng thích vào vùng nghèo giữa đầu cuối của kênh và vùng máng, lúc này điện trường trong vùng nghèo sẽ cuốn các điện tử vào vùng máng. Ngay khi kênh dẫn được thắt, sụt áp qua vùng kênh đảo là không đổi. Vì vậy, dòng máng sẽ trở thành hằng số, và MOSFET chuyển vào làm việc ở vùng bão hòa. Vùng này cũng thường được gọi là vùng thắt kênh. Ước lược biểu thức (3.14) với vDS = vGS - VTN, rút ra dòng màng-nguồn của NMOS làm việc ở vùng bão hòa: K' W i DS = n (vGS − VTN ) 2 Đối với: vDS ≥ vGS - VTN ≥ 0 (3.19) 2L Đây là biểu thức dòng máng của transistor NMOS làm việc ở vùng bão hòa. Dòng máng phụ thuộc vào bình phương của số hạng (vGS - VTN), nhưng lại độc lập với điện áp máng-nguồn. Trị số của vDS để transistor làm việc ở vùng bão hòa được gọi bằng tên riêng là vDSAT xác định bởi biểu thức: vDSAT = vGS - VTN (3.20) VDSAT cũng được xem như điện áp bão hòa, hay điện áp thắt. Biểu thức (3.19), có thể được thể hiện tương tự như biểu thức (3.15): ⎛ v − VTN ⎞ ⎤ ⎡ (vGS − VTN )⎤ ⎡ i DS = ⎢WC" ⎜ GS ⎟ ⎥ ⎢µn (3.21) ⎥ ox ⎝ ⎠⎦ ⎣ ⎦ ⎣ 2 L Vùng kênh đã bị biến đổi (đảo) có điện áp vGS - VTN đặt ngang qua nó, như ở hình 3.7. Vì vậy, số hạng thứ nhất của (3.21) tương ứng với giá trị điện tích trung bình trong lớp đảo, và số hạng thứ hai là giá trị vận tốc của các điện tử trôi trong điện trường bằng (vGS - VTN)/ L. Hình 3.8a, là toàn bộ họ đặc tuyến ra của một transistor NMOS có VTN = 1V và Kn = 25 µA/V2, mà trong đó vị trí các điểm thắt kênh được xác định bởi vDS = VDSAT. Phía bên trái của các vị trí BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG -6 2 VTN =1V, và Kn = 25x10 A/ V
CẤU KIỆN ĐIỆN TỬ 63 điểm thắt kênh là trạng thái của transistor làm việc ở vùng tuyến tính, và phía phải của các điểm thắt là vùng bão hòa. Khi vGS ≤ VTN = 1V, transistor sẽ ngưng dẫn và dòng máng bằng 0. Khi tăng điện áp Cổng ở vùng bão hòa, thì khoảng cách giữa các đặc tuyến dòng máng sẽ giãn ra do bản chất luật bình phương của biểu thức (3.19). Hình 3.8b, là một đặc tuyến ra cụ thể đối với điện áp Cổng-Nguồn, VGS = 3V, đặc tuyến này biểu diễn các biểu thức quan hệ dòng-áp của NMOS ở vùng tuyến tính và vùng bão hòa. Biểu thức ở vùng tuyến tính (3.14) được miêu tả bởi đường parabola ở hình 3.8b, và khi điều kiện: VDS > VGS - VTN = 2V, thì đặc tuyến là đường thẳng nằm ngang, tức NMOS bắt đầu chuyển vào vùng có dòng iDS bão hòa theo phương trình (3.19). Điểm thắt kênh là điểm giao nhau giữa hai đường biểu diễn của hai phương trình (3.14) và (3.19). e) Tổng hợp nguyên lý làm việc và các phương trình cơ bản của NMOS kiểu tăng cường. Như đã xét ở trên, do không tồn tại kênh dẫn giữa hai vùng máng và nguồn khi ít nhất điện áp VGS = 0V, nên với một điện áp VDS dương nào đó và cực đế B được nối trực tiếp với cực nguồn, thì thực tế là sẽ có hai tiếp giáp pn phân cực ngược giữa hai vùng pha tạp n và sẽ không có dòng chảy giữa hai vùng máng và nguồn. Khi cả hai điện áp VDS và VGS được thiết lập tại điện áp dương nào đó (lớn hơn 0V), tức là thiết lập điện áp dương tại máng và cổng so với nguồn. Điện áp dương tại cổng sẽ đẩy các lỗ trống (do các điện tích cùng dấu đẩy nhau) vào sâu trong đế p suốt theo diện tích phủ của lớp SiO2, tạo ra một vùng nghèo không có các lỗ trống gấn lớp cách ly bằng SiO2. Tuy nhiên, các điện tử trong đế p (các hạt tải điện thiểu số của vật liệu bán dẫn tạp p) sẽ được thu hút đến bán cực cổng dương và tích lũy lại thành vùng gần sát với bề mặt của lớp ôxít. Lớp SiO2 với phẩm chất cách điện rất tốt của nó sẽ ngăn cản các hạt tải mang điện tích âm hấp thụ ở cực cổng. Nên khi tăng VGS thì sự tích lũy các điện tử gần sát bề mặt của lớp SiO2 sẽ tăng lên, tạo ra một vùng kênh n để có thể truyền dẫn một dòng điện đáng kể giữa Máng và Nguồn. Ứng với trị số VGS mà kênh dẫn bắt đầu được hình thành dẫn đến sự tăng nhiều ở dòng máng được gọi là điện áp ngưỡng VTN , (hay còn gọi là VGS (Th) trong các sổ tay tra cứu các dụng cụ bán dẫn). Do kênh dẫn không tồn tại và được “tăng cường” bằng việc áp dụng một điện áp Cổng-Nguồn có giá trị dương, nên MOSFET được gọi là MOSFET kiểu tăng cường. Khi VGS tăng lên vượt qua mức ngưỡng thì mật độ các hạt tải điện tự do trong kênh dẫn được tạo thành sẽ tăng lên, dẫn đến mức dòng máng qua kênh cũng tăng lên, nhưng nếu giữ VGS không đổi và tăng VDS thì dòng máng sẽ tăng lên đến mức bão hòa, tức là lúc này dòng máng IDS không tăng do quá trình thắt kênh, kênh dẫn bắt đầu hẹp nhất tại phía đầu vùng máng của kênh dẫn tạo thành (xem hình 3.6b). Áp dụng định luật Kirchhoff’s theo áp đối với các điện áp đầu cực của MOSFET ta có: VDG = VDS - VGS (3.22) Nếu VGS được giữ cố định tại một trị số nào đó, chẳng hạn 8V và tăng VDS từ 2 đến 5V, thì điện áp VDG [theo biểu thức (3.22)] sẽ giảm xuống từ -6V xuống -3V, và điện áp cổng sẽ trở nên dương thấp hơn so với máng. Sự giảm xuống ở điện áp cổng-máng sẽ dẫn đến làm giảm lực hấp dẫn các hạt tải điện tự do (các điện tử) ngay tại vùng kênh dẫn tạo thành ở phía đầu cực máng, gây nên sự giảm xuống về độ rộng hiệu dụng của kênh. Cuối cùng kênh dẫn sẽ giảm xuống đến điểm thắt kênh và trạng thái bão hòa sẽ được thiết lập. Nói cách khác khi tăng hơn nữa ở VDS tại giá trị không đổi của VGS sẽ không ảnh hưởng đến mức bão hòa của IDS cho đến khi điều kiện đánh thủng xảy ra. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 64 Có thể lấy ví dụ như họ đặc tuyển máng cụ thể cho MOSFET kênh n như ở hình 3.8a ở trên, với VGS = 5V, trạng thái bão hòa xảy ra tại mức VDS = 4V. Trong thực tế mức bão hòa đối với VDS liên quan với mức điện áp VGS đặt vào bằng biểu thức (3.20): VDSAT = VGS - VTN Như vậy, rõ ràng là đối với một giá trị không đổi của VTN , khi mức VGS cao hơn thì sẽ có mức bão hòa của VDS cao hơn. Khi giá trị của VGS = VTN = 1V, thì dòng máng sẽ giảm xuống 0 mA. Vì vậy, thông thường đối với các giá trị của VGS thấp hơn so với mức điện áp ngưỡng, thì dòng máng ở một MOSFET kiểu tăng cường sẽ bằng 0 mA, tức là MOSFET ở trạng thái chắc chắn ngắt. Khi mức VGS tăng lên từ giá trị VTN đến giá trị 5V, thì sẽ dẫn đến mức bão hòa của dòng IDS cũng tăng lên từ mức 0 µA lên mức 200 µA. Một đặc tuyến i-v khác, dùng để phân tích dc của MOSFET kiểu tăng cường được gọi là đặc tuyến truyền đạt [transfer characteristic] biểu diễn quan hệ giữa dòng máng theo điện áp cổng- nguồn, khi cố định điện áp máng-nguồn. Đặc tuyến truyền đạt có thể được xác định đơn giản theo phương pháp đồ thị như ở hình 3.9, trong đó đặc tuyến truyền đạt được suy ra từ đặc tuyến dòng máng, để mô tả quá trình chuyển tiếp từ mức dòng-áp này đến mức dòng-áp khác. Dòng máng bằng 0mA đối với VGS ≤ VTN và sẽ tăng lên khi VGS > VTN như được xác định bởi phương trình (3.19). Lưu ý rằng, khi xác định các điểm trên đặc tuyến truyền đạt từ đặc tuyến dòng máng, chỉ được vẽ theo các mức dòng bão hòa. Như vây, toàn bộ các quan hệ dòng-áp của transistor NMOS có thể tóm tắt như sau: Đối với tất cả các vùng ta đều có: W iG = 0 K n = µ nC" iB = 0 (3.23) ox L i DS = 0 vGS ≤ VTN Vùng ngắt: Đối với: (3.24) Vùng tuyến tính: ⎛ v⎞ Đối với: vGS - VTN ≥ vDS ≥ 0 i DS = K n ⎜ vGS − VTN − DS ⎟ v DS (3.25) ⎝ 2⎠ Vùng bão hòa: i DS = n (vGS − VTN ) K 2 Đối với: vDS ≥ vGS - VTN ≥ 0 (3.26) 2 f) Transistor PMOS kiểu tăng cường. Các transistor MOSFET kênh p (transistor PMOS) kiểu tăng cường có cấu tạo như ở hình 3.10, một cách chính xác là PMOS có cấu tạo bằng các vùng bán dẫn tạp ngược với transistor NMOS, nhưng nguyên lý hoạt động của PMOS về cơ bản giống như NMOS, ngoại trừ các cực tính điện áp và chiều dòng điện trên các cực của PMOS là ngược lại. Cần phải đặt điện áp âm trên cực cổng so với cực nguồn (vGS < 0 hay vSG > 0) để thu hút các lỗ trống nhằm tạo ra một lớp đảo bằng bán dẫn p trong vùng kênh. Trước hết, để có sự dẫn điện ở transistor PMOS kiểu tăng cường thì điện áp cổng-nguồn cần phải âm nhiều so với điện áp ngưỡng của PMOS, được ký BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 65 hiệu là VTP. Để giữ cho các tiếp giáp nguồn-đế và máng-đế được phân cực ngược thì vSB và vDB cũng phải thấp hơn 0. Yêu cầu này được thỏa mãn bằng cách đặt điện áp vSD ≥ 0 (vDS ≤ 0). Các đặc tuyến ra và đặc tuyến truyền đạt của PMOS kiểu tăng cường cho ở hình 3.11. Khi điện áp vGS ≥ VTP = -2V (tức là: vDS ≤ - VTP = +2V), thì transistor ngắt. Dòng máng sẽ tăng theo các giá trị dương của vGS Các biểu thức dòng máng của transistor PMOS cũng tương tự như ở NMOS, trừ chiều dòng máng là ngược lại và các giá trị của vSG, vSD và vBS bây giờ là dương. Các biểu thức quan hệ dòng-áp của transistor PMOS được tóm lược như sau: Đối với tất cả các vùng ta đều có: W iG = 0 iB = 0 K p = µpC" (3.27) ox L Đối với: vSG ≤ - VTP (vGS ≥ VTP) (3.28) iSD = 0 Vùng ngắt: Vùng tuyến tính: ⎛ v⎞ vSG + VTP ≥ vSD ≥ 0 iSD = K p ⎜ v SG + VTP − SD ⎟ v SD Đối với: (3.29) ⎝ 2⎠ Vùng bão hòa: Kp (v SG + VTP )2 iSD = vSD ≥ vSG + VTP ≥ 0 Đối với: (3.30) 2 Trong các biểu thức trên có sự khác nhau ở thông số quan trọng giữa hai loại NMOS và PMOS là Kp và Kn. Ở các dụng cụ PMOS, các hạt tải điện trong kênh dẫn là các lỗ trống, và dòng điện là tỷ lệ thuận với độ linh động của lỗ trống µp. Độ linh động điển hình của lỗ trống chỉ bằng 40% độ linh động của điện tử, vì vậy đối với các điều kiện điện áp đã cho, thì dụng cụ PMOS sẽ chỉ dẫn điện bằng 40% dòng điện của dụng cụ NMOS. g) Điện dung trong các transistor MOSFET. Trong tất cả các dụng cụ bán dẫn đều có điện dung nội, các điện dung này sẽ hạn chế dụng cụ làm việc ở tấn số cao. Trong các ứng dụng ở mạch số, các điện dung này làm cho tốc độ chuyển mạch của mạch giảm nhiều, các điện dung cũng sẽ hạn chế về mặt tần số mà mạch khuyếch đại đáng lẽ có thể nhận được. Các điện dung của transistor NMOS hoạt động ở chế độ tuyến tính. Hình (a) chỉ rõ các điện dung khác nhau liên quan với MOSFET làm việc ở chế độ tuyến tính, mà trong đó có một kênh dẫn kết nối hai vùng nguồn và máng. Giá trị của điện dung cổng-kênh dẫn là: CGC = C" WL (3.31) ox Ở chế độ tuyến tính, CGC được phân chia BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 66 thành hai phần như nhau: điện dung cổng-nguồn CGS và điện dung cổng-máng CGD, mỗi điện dung bao gồm một nửa giá trị điện dung cổng-kênh cộng với giá trị điện dung chồng lấn giữa vùng cổng-nguồn hay vùng cổng-máng. ' Điện dung chồng lấn [overlap capacitance] COL thường được quy định như điện dung của lớp ô xít trên một đơn vị độ rộng kênh dẫn. Các giá trị điện dung không tuyến tính của tiếp giáp pn được rút ra bởi các điện dung nguồn-đế và máng-đế, CSB và CDB tùy vào chế độ làm việc của transistor NMOSFET. Các điện dung của transistor NMOS hoạt động ở chế độ bão hòa. Khi MOSFET làm việc ở chế độ bão hòa, hình (b), môt phần kênh dẫn sẽ biến mất khi điện áp máng-nguồn vượt qua điểm thắt kênh. Lúc này, giá trị của các điện dung cổng-kênh và máng-kênh sẽ là: CGS = COLW + 2 COX (WL ) ' " 3 CGD = COLW và ' (3.32) Các điện dung của transistor NMOS hoạt động ở chế độ ngắt. Ở chế độ ngắt, vùng cổng-kênh dẫn là không tồn tại. Các giá trị của CGS và CDS chỉ bao gồm điện dung chồng lấn. CGS = COLW ' và CGD = COLW' (3.33) Ngoài ra, còn có một điện dung nhỏ CGB xuất hiện giữa cực cổng và cực đế như hình (c). Từ các biểu thức trên, rõ ràng là các điện dung của MOSFET phụ thuộc vào chế độ làm việc của transistor và là một hàm phi tuyến theo điện áp đặt vào các cực của MOSFET. Các điện dung này sẽ được xem xét trong các mạch số và tương tự. h) Các thông số của một NMOS kiểu tăng cường. Hình 3.12 là trang các thông số kỹ thuật của một MOSFET kiểu tăng cường kênh n, mang số hiệu 2N 4531 của hãng Motorola (Mỹ); dạng vỏ và nhận biết các chân, được cho ở hình nhỏ bên cạnh các thông số làm việc cực đại, dòng máng lớn nhất là 30 mA dc. Mức dòng IDSS ở trạng thái “ngắt” [off] là 10nA (ở điều kiện đo là VDS = 10V và VGS = 0V) để có thể so sánh với dải miliampere đối với MOSFET kiểu nghèo và JFET (xét sau). BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 67 Điện áp ngưỡng được cho bởi ký hiệu VGS(Th) và thường có giá trị trong khoảng từ 1V đến 5V, tùy thuộc vào từng MOSFET cụ thể. Với mức dòng điển hình ID(on) (trong trường hợp này là 3mA, ≡ mức dòng dẫn bão hòa) được quy định tại một mức cụ thể của VGS(Th) ( ở đây là 10V), nên ta có thể xác định được thông số Kn theo (3.26). Nói cách khác, khi VGS = 10V, ID = 3mA, thì với các giá trị đã cho của VGS(Th), ID(on), và VGS(on) sẽ cho phép xác định Kn từ biểu thức (3.26) và sẽ tính được các giá trị các điểm tương ứng trên đặc tuyến truyền đạt. Ví dụ 3.1: Sử dụng các dữ liệu đã cho ở trang số liệu kỹ thuật hình 3.12 và điện áp ngưỡng trung bình VGS(on) = 3V, hãy xác định: (a) Giá trị độ hỗ dẫn Kn của MOSFET ?. (b) Đặc tuyến truyền đạt của MOSFET ?. Giải: (a) Từ phương trình (3.26), ta có: 6 x 10 −3 2 I D ( on ) 2 x 3 mA Kn = = = A / V 2 = 0 ,1 (VGS ( on ) − VGT ( Th ) ) (10V − 3V ) 2 2 49 (b) Thay các giá trị đã được xác định vào phương trình (3.26),ta có: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 68 (VGS − VTN )2 = 0 ,061 x 10 − 3 (VGS − 3V )2 Với VGS = 5V, thì: ID = 0,244 mA. Với VGS = 8; Kn iD = 2 10; 12; và 14V, ID sẽ là 1,525; 3 (đã được xác định ở trang số liệu); 4,94; và 7,38mA tương ứng. Đặc tuyến truyền đạt được vẽ như ở hình 3.13. 3.3 MOSFET KIỂU NGHÈO. a) MOSFET kiểu nghèo kênh- n. Như đã xét ở phần đầu của chương, ngoài MOSFET kiểu tăng cường còn có MOSFET kiểu nghèo [Depletion-type MOSFET hay có thể gọi tắt là DE MOS]. Đối với cấu tạo của NMOS kiểu nghèo hay kênh có sẵn (đã được thảo luận ở phần 3.1), khi điện áp cổng-nguồn bằng 0V (bằng cách nối tắt cực nguồn với cực cổng) và đặt trên hai cực máng và nguồn một điện áp VDS > 0V, thì điện áp dương tại cực máng sẽ thu hút các điện tử tự do trong kênh dẫn n, tức là có dòng điện chảy qua kênh dẫn. Trong thực tế, dòng tạo thành khi VGS = 0V thường được gọi là IDSS như mô tả ở đặc tuyến hình 3.14. Khi thiết lập trên cực cổng một điện áp âm, chẳng hạn VGS = −1V , thì điện thế âm tại cổng sẽ có khuynh hướng đẩy các điện tử về phía đế bán dẫn tạp-p (đẩy các điện tích cùng dấu) và thu hút các lỗ trống từ đế bán dẫn p (kéo các điện tích ngược dấu) như ở hình 3.15. Tùy thuộc vào giá trị của điện áp phân cực âm được thiết lập bởi VGS mà mức độ tái hợp giữa điện tử và lỗ trống sẽ xảy ra và như vậy sẽ làm giảm số lượng các điện tử tự do trong kênh dẫn n cần cho sự dẫn điện. Điện áp phân cực âm lớn hơn, thì tỷ lệ tái hợp sẽ cao hơn. Mức dòng máng tạo thành vì vậy sẽ giảm xuống khi tăng điện áp phân cực âm cho VGS như đặc tuyến truyền đạt ở hình 3.14. Chẳng hạn như khi: VGS = - 1V; - 2V; . . . . ; cho đến mức thắt là: - 6V, thì mức dòng máng trên đặc tuyến sẽ giảm dần về 0mA (ngắt). Đối với các giá trị của VGS dương, thì điện áp dương tại cổng sẽ kéo thêm các điện tử (các hạt tải điện tự do) từ đế bán dẫn-p nhờ có dòng rò ngược và sự phát sinh các hạt tải điện mới thông qua sự va chạm tạo thành giữa các hạt tích điện khi được gia tốc. Khi điện áp cổng-nguồn tiếp tục tăng lên theo chiều dương, thì dòng máng sẽ tăng lên theo tốc độ rất nhanh (hình 3.14). Khoảng cách theo chiều dọc giữa hai giá trị VGS = 0V và VGS = +1V của đặc tuyến truyền đạt chỉ rõ mức dòng tăng lên nhiều khi thay đỗi VGS trong khoảng 1V. Vì sự tăng dòng máng rất nhanh, nên khi sử dụng DMOS, cần phải tránh cho DMOS làm việc có dòng máng lớn nhất, vì dòng máng có thể vượt quá với một điện áp cổng dương., ví dụ như đối với DMOS cho ở hình 3.14, khi đặt một điện áp VGS = +4V sẽ cho dòng máng là 22,2mA, có khả năng vượt quá các thông số làm việc lớn nhất (dòng hoặc công suất) của dụng cụ. Như vậy, việc áp dụng điện áp cổng-nguồn dương, đã “tăng cường” mức độ các hạt tải điện tự do trong kênh dẫn lên nhiều so với mức hạt tải điện tự do tại VGS = 0V. Vì lý do này mà vùng tương ứng với các điện áp cổng dương trên các đặc tuyến dòng máng và truyền đạt thường được xem như vùng tăng cường, còn vùng tương ứng giữa mức dòng ngắt (IDS = 0) và mức dòng bão hòa (IDS = IDSS) được coi như vùng nghèo. Quan hệ dòng-áp ở MOSFET kiểu nghèo tương tự như MOSFET kiểu tăng cường. Giá trị điện áp VTN (còn được gọi là điện áp thắt [pinch-off voltage] VP) tương ứng với dòng máng bằng 0, kênh dẫn hoàn toàn biến mất hay nói cách khác là kênh dẫn bị thắt hoàn toàn. Giá trị IDSS là mức BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 69 dòng máng bão hòa tại VGS = 0V. Mức dòng bão hòa có thể xác định từ biểu thức dòng máng bão hòa, mà điện áp ngưỡng VTN đã được thay bằng điện áp thắt VP: 2 2⎛ ⎞ = n (vGS − VP ) = n (− VP ) ⎜ 1 − GS K K v ⎟ 2 (3.34) i DS ⎜ ⎟ ⎝ ⎠ 2 2 VP 2 ⎛ ⎞ v i DS = I DSS ⎜ 1 − GS ⎟ hay (3.35) ⎜ ⎟ ⎝ ⎠ VP Trong đó thông số IDSS được xác định bởi: Kn 2 2I I DSS = K n = DSS hoặc: (3.36) VP 2 2 VP Các biểu thức mô tả quan hệ dòng-áp đều đúng cho cả vùng tăng cường và vùng nghèo, nhưng cần phải xác định dấu thích hợp cho VGS của DMOS hoạt động ở chế độ tăng cường kênh và nghèo kênh. Ví dụ 3.2: Hãy vẽ đặc tuyến truyền đạt của một MOSFET kiểu nghèo có IDSS = 10mA và VP = - 4V. Giải: Để vẽ đặc tuyến truyền đạt với các thông số đã cho ở trên, trước hết ta hãy xác định các điểm đặc biệt trên đặc tuyến như sau: Tại giá trị VGS = 0V, ta có: ID = IDSS = 10mA. Tại giá trị VGS = VP = - 4V, thì ID = 0. Với VGS = VP/2 = -4V/2 = -2V, ID = IDSS/4 = 2,5mA và tại giá trị ID = IDSS /2, ta có VGS = 0,3VP = - 1,2V. Trước khi vẽ vùng ứng với VGS dương, ta hãy nhớ rằng ID tăng rất nhanh theo các giá trị dương của VGS, nên ở đây ta sẽ thử chọn VGS = +1V, ta có: 2 ⎛ V⎞ 2 + 1V ⎞ ⎛ I D = I DSS ⎜ 1 − GS ⎟ = 10 mA⎜ 1 − ⎟ ⎜ ⎟ − 4V ⎠ ⎝ ⎝ VP ⎠ = 10 x 1,5625 mA = 15 ,63mA Đặc tuyến truyền đạt được vẽ như ở hình 3.16. b) MOSFET kiểu nghèo kênh-p. Cấu trúc của DE MOS kênh-p, nói một cách chính xác là ngược với cấu trúc của DE MOS kênh- n như đã được xét ở hình 3.1d. Tức là, có thanh đế bán dẫn-n và kênh dẫn lắp sẵn bằng vùng bán dẫn-p. Các cực vẫn được xác định như đối với DE MOS kênh-n, nhưng tất cả cực tính của điện áp và chiều dòng điện là ngược lại như mô tả ở hình 3.17a. Đặc tuyến dòng máng có dạng như ở hình 3.17c, nhưng VDS có giá trị âm hay VSD, ID có giá trị dương như đã được chỉ rõ trên đặc tuyến (vì chiều dòng điện đã được xác định là ngược lại). Để đơn giản cho việc vẽ đặc tuyến ở góc phần tư thứ nhất, ta có thể hiểu các giá trị của áp và dòng là: - VDS = VSD và - IDS = ISD tức cũng chính là dòng ID như đã được quy ước. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 70 Đặc tuyến truyền đạt của DE MOS kênh-p có dạng như hình 3.17b. Dòng máng sẽ tăng lên từ điểm ngắt tại VGS = VP trong vùng các giá trị VGS dương đến IDSS và sau đó tiếp tục tăng khi tăng dần các giá trị âm của VGS . Phương trình dòng-áp đã xét ở MOSFET trên vẫn có thể áp dụng được cho DE MOS kênh-p, nhưng cần phải viết dấu chính xác cho cả VGS và VP trong các phương trình. Ký hiệu mạch của DEMOS kênh-p cho ở hình 3.17d. c) Các thông số của transistor DE MOS: Các thông số của một DE MOS kênh-n ba cực mang số hiệu 2N3797 do hãng Motorola (Mỹ) sản xuất cho ở hình 3.18. Qua cấu trúc và nguyên tắc hoạt động của các loại transistor MOSFET đã xét ở trên, thể hiện rõ tính đối xứng của các dụng cụ MOS. Cực đóng vai trò như cực nguồn, thực tế được xác định bởi các điện áp ngoài đặt vào. Dòng điện có thể chảy qua kênh dẫn theo cả hai chiều, tùy thuộc vào điện áp đặt vào. Đối với các transistor NMOS, vùng n+ mà tại đó được kết nối với mức điện áp cao hơn sẽ là cực máng và vùng n+ còn lại được nối với mức điện áp thấp hơn sẽ là cực nguồn. Đối với các transistor PMOS, vùng p+ mà tại đó được kết nối với mức điện áp thấp hơn sẽ là cực máng và vùng p+ còn lại được nối với mức điện áp cao hơn sẽ là cực nguồn. Trong công nghệ chế tạo các dụng cụ bán dẫn, tính đối xứng rất hữu ích trong một số ứng dụng, cụ thể là trong các bộ nhớ truy xuất ngẫu nhiên động (DRAM) [Dynamic Random-Access Memory]. Bảng 3.1 sẽ tóm tắt các giá trị điện áp ngưỡng cho cả bốn loại transistor NMOS và PMOS. BẢNG 3.1: Đặc tính của các transistor MOS NMOS PMOS Kiểu tăng cường VTN > 0 VTP < 0 VTN ≤ 0 VTP ≥ 0 Kiểu nghèo BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 71 3.4 TRANSISTOR HIỆU ỨNG TRƯỜNG CỔNG TIẾP GIÁP – JFET. Transistor hiệu ứng trường cổng tiếp giáp, gọi tắt là JFET [Junction Field-Effect Transistor] là một kiểu khác của transistor hiệu ứng trường có thể được tạo thành mà không cần phải có lớp ô xít cách ly với cực cổng bằng cách sử dụng các tiếp giáp pn. Phần sau của tên gọi cũng như đối với MOSFET cho biết nguyên tắc làm việc của dụng cụ là được điều khiển bằng điện trường. Phần trước của tên gọi chỉ cực cổng của dụng cụ sẽ được tạo thành bởi tiếp giáp pn với đế. Do vậy, JFET cũng còn được gọi là JUGFET. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 72 Cấu tạo cắt ngang và ký hiệu mạch của JFET kênh n được cho ở hình 3.19, bao gồm một kênh hẹp bằng vật liệu bán dẫn n, (có nồng độ pha tạp thấp hơn vùng cổng) mà hai đầu được nối với hai điện cực bằng kim loại gọi là cực nguồn (S) và máng (D) như ở MOSFET. Trong phạm vi vùng kênh dẫn là hai vùng vật liệu bán dẫn p sẽ tạo thành cực cổng (G) của JFET. Không giống như MOSFET, ở đây không có sự cách ly để tách rời vùng cổng với kênh dẫn, mà thay vào đó là cổng được kết nối điện với kênh dẫn thông qua hai tiếp giáp pn. Ở JFET kênh n, dòng điện chảy vào kênh dẫn tại cực máng và ra tại cực nguồn. Điện trở vùng kênh dẫn sẽ được điều khiển bằng sự thay đổi độ rộng vật lý của kênh thông qua sự điều biến của vùng nghèo bao quanh các tiếp giáp pn giữa cổng và kênh dẫn. Ở vùng tuyến tính, JFET có thể xem đơn giản như một điện trở được điều khiển bằng điện áp mà điện trở kênh dẫn của nó được xác định bởi: ρL RCH = (3.37) tW Trong đó: ρ - là điện trở suất của vùng kênh; L - là độ dài kênh; W - là độ rộng của kênh dẫn giữa các vùng nghèo của tiếp giáp pn; t - là độ dày của kênh dẫn. Khi có điện áp đặt vào giữa máng và nguồn, thì điện trở kênh dẫn sẽ xác định dòng điện thông qua định luật Ohm. Khi không có điện áp phân cực đặt vào (như ở hình 3.19), thì sẽ có một vùng kênh dẫn điện trở tồn tại kết nối vùng máng và nguồn. Việc áp dụng một điện áp phân cực ngược lên các tiếp giáp cổng-kênh sẽ làm cho vùng nghèo được mở rộng hơn, tức là làm giảm độ rộng hiệu dụng của kênh dẫn và dòng qua kênh dẫn sẽ giảm xuống. Vì vậy, JFET thuộc về các dụng cụ kiểu nghèo, có nghĩa là cần phải có điện áp đặt vào cổng để chuyển JFET về ngưng dẫn. a) JFET khi chỉ có điện áp phân cực cổng. Hình 3.20a, mô tả trạng thái của JFET với điện áp bằng 0V trên cực máng và nguồn vGS = 0V. Lúc này độ rộng của kênh là W. Trong suốt chế độ làm việc thông thường, một điện áp phân cực ngược cần phải được duy trì qua các tiếp giáp pn để đảm bảo sự cách ly giữa cổng và kênh. Yêu cầu để có phân cực ngược sẽ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 73 là: vGS ≤ 0V. Hình 3.20b, là trạng thái của JFET khi vGS đã được giảm xuống đến một giá trị âm, làm cho độ rộng vùng nghèo tăng lên, tức là làm tăng điện trở của vùng kênh dẫn. Độ rộng của kênh dẫn bây giờ đã giảm xuống, với W’ < W. Do tiếp giáp cổng-kênh được phân cực ngược, dòng cổng sẽ bằng dòng bão hòa ngược của tiếp giáp pn, thường là một giá trị rất nhỏ nên ở đây ta có thể xem iG ≈ 0. Đối với các giá trị của vGS âm hơn, thì độ rộng kênh dẫn sẽ tiếp tục giảm xuống, làm cho điện trở của vùng kênh tiếp tục tăng lên. Cuối cùng, sẽ đạt đến trạng thái của JFET như ở hình 3.20c, tức là điện áp cổng-kênh đạt đến giá trị điện áp thắt [pinch-off voltage] vGS = VP. Điện áp thắt VP là giá trị (âm) của điện áp cổng-nguồn tương ứng tại thời điểm vùng kênh dẫn biến mất hoàn toàn. Kênh dẫn sẽ trở nên thắt lại khi hai vùng nghèo của hai tiếp giáp pn kết hợp với nhau tại trung tâm của kênh dẫn. Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn. Nếu tăng vGS âm hơn nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng vGS phải không được vượt quá điện áp đánh thủng Ζener của tiếp giáp cổng-kênh. b) Trạng thái kênh dẫn của JFET khi có điện áp cung cấp ở cực máng-nguồn. Khi tăng giá trị của điện áp máng-nguồn và cố định giá trị của vGS, ta thấy rằng: đối với một giá trị nhỏ của điện áp máng-nguồn, như cho ở hình 3.21a, thì sẽ có một kênh điện trở kết nối giữa máng và nguồn, JFET làm việc ở vùng tuyến tính và dòng máng sẽ phụ thuộc vào điện áp máng-nguồn vDS. Với giả thiết iG ≈ 0, dòng vào tại cực máng và ra ở cực nguồn như ở MOSFET. Tuy nhiên, hãy lưu ý rằng điện áp phân cực ngược qua các tiếp giáp cổng-kênh tại đầu kênh dẫn phía cực máng sẽ lớn hơn so với điện áp đầu kênh dẫn phía cực nguồn, và như vậy vùng nghèo sẽ rộng hơn tại đầu kênh dẫn phía cực máng của JFET so với đầu kênh dẫn phía cực nguồn. Đối với các giá trị của vDS lớn hơn, thì vùng nghèo tại phía cực máng sẽ trở nên rộng hơn và tiếp tục mở rộng cho đến khi kênh dẫn thắt lại gần cực máng như ở hình 3.21b. Việc thắt kênh xảy ra trước hết tại: vGS - vDSP = VP hay: vDSP = vGS - vP (3.38) Trong đó, vDSP là giá trị của điện áp máng cần có để kênh dẫn vừa được thắt. Khi kênh dẫn của JFET thắt lại, thì dòng máng sẽ bão hòa, vẫn giống như đối với MOSFET. Các điện tử được gia tốc qua kênh dẫn, được phóng thích vào vùng nghèo, và được cuốn vào vùng máng bởi điện trường. Hình 3.21c, là trạng thái của JFET đối với các giá trị lớn hơn nữa của vDS. Điểm thắt sẽ di chuyển tiến về phía cực nguồn, thu ngắn chiều dài của vùng kênh điện trở. Như vậy, JFET chịu sự điều biến độ dài kênh tương tự như ở MOSFET. Hình 3.20b, là trạng thái của JFET khi vGS đã được giảm xuống đến một giá trị âm, làm tăng độ rộng vùng nghèo, tức là làm tăng điện trở của vùng kênh dẫn vì độ rộng của kênh dẫn lúc này đã giảm xuống, với W’ < W. Do tiếp giáp cổng-kênh được phân cực ngược, dòng cổng sẽ bằng dòng bão hòa ngược của tiếp giáp pn, thường là một giá trị rất nhỏ nên ở đây ta có thể xem iG ≈ 0. Đối với các giá trị của vGS âm hơn, thì độ rộng kênh dẫn sẽ tiếp tục giảm xuống, làm cho điện trở của vùng kênh tiếp tục tăng lên. Cuối cùng, sẽ đạt đến trạng thái của JFET như ở hình 3.20c, tức là điện áp cổng-kênh đạt đến giá trị điện áp thắt [pinch-off voltage] vGS = VP. Điện áp thắt VP là giá trị (âm) của điện áp cổng-nguồn tương ứng tại thời điểm vùng kênh dẫn biến mất hoàn toàn. Kênh dẫn sẽ trở nên thắt lại khi hai vùng nghèo của hai tiếp giáp pn kết hợp với nhau tại trung tâm của kênh dẫn. Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn. Nếu tăng vGS âm hơn nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng vGS phải không được vượt quá điện áp đánh thủng Ζener của tiếp giáp cổng-kênh. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 74 b) Trạng thái kênh dẫn của JFET khi có điện áp cung cấp vào cực máng-nguồn. Khi tăng giá trị của điện áp máng-nguồn và cố định giá trị của vGS, ta thấy rằng: đối với một giá trị nhỏ của điện áp máng-nguồn, như cho ở hình 3.21a, thì vẫn có một kênh điện trở kết nối giữa máng và nguồn, JFET làm việc ở vùng tuyến tính và dòng máng sẽ phụ thuộc vào điện áp máng-nguồn vDS. Với giả thiết iG ≈ 0, chiều dòng điện vào tại cực máng và ra ở cực nguồn như ở MOSFET. Tuy nhiên, hãy lưu ý rằng điện áp phân cực ngược qua các tiếp giáp cổng-kênh tại đầu kênh dẫn phía cực máng sẽ lớn hơn so với điện áp đầu kênh dẫn phía cực nguồn, và như vậy vùng nghèo sẽ rộng hơn tại đầu kênh dẫn phía cực máng của JFET so với đầu kênh dẫn phía cực nguồn. Đối với các giá trị của vDS lớn hơn, thì vùng nghèo tại phía cực máng sẽ trở nên rộng hơn và tiếp tục mở rộng cho đến khi kênh dẫn thắt lại gần cực má ng như ở hìn h 3.2 1b. Việ c thắt kênh xảy ra trước hết tại: vGS - vDSP = VP hay: vDSP = vGS - VP (3.38) Trong đó, vDSP là giá trị của điện áp máng cần có để kênh dẫn vừa được thắt. Khi kênh dẫn của JFET thắt lại, thì dòng máng sẽ bão hòa, vẫn giống như đối với MOSFET. Các điện tử được gia tốc qua kênh dẫn, được phóng thích vào vùng nghèo, và được cuốn vào vùng máng bởi điện trường giữa máng và nguồn. Hình 3.21c, là trạng thái kênh dẫn của JFET đối với các giá trị lớn hơn nữa của vDS. Điểm thắt sẽ di chuyển tiến về phía vùng nguồn, thu ngắn chiều dài của vùng kênh điện trở. Như vậy, JFET chịu sự điều biến độ dài kênh tương tự như ở MOSFET. c) Họ đặc tuyến i-v của JFET kênh-n. Mặc dù cấu tạo của JFET khác rất nhiều so với MOSFET, nhưng họ đặc tuyến i-v của JFET hầu như giống với họ đặc tuyến của MOSFET, do vậy ở đây ta có thể dựa vào sự tương tự này và dễ dàng nhận được các phương trình của JFET. Tuy nhiên, dẫu cho có sự tương đương về mô tả toán học thì các phương trình của JFET thường được viết hơi khác so với các phương trình của MOSFET. Ta có thể khảo sát các phương trình này bắt đầu với các biểu thức i-v cho vùng bão hòa của MOSFET, mà trong đó điện áp ngưỡng VTN sẽ được thay thế bằng điện áp thắt VP, ta có: 2 2⎛ ⎞ = n (vGS − VP ) = n (− VP ) ⎜ 1 − GS K K v ⎟ 2 (3.39) i DS ⎜ ⎟ ⎝ ⎠ 2 2 VP BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 75 2 ⎛ v⎞ Đối với: vDS ≥ vGS - VP ≥ 0 i DS = I DSS ⎜ 1 − GS ⎟ hoặc có thể viết: (3.40) ⎜ VP ⎟ ⎝ ⎠ trong đó thông số IDSS được xác định bởi biểu thức: 2I K K n = DSS I DSS = n VP 2 hay (3.41) 2 2 VP Điện áp thắt VP có giá trị điển hình trong khoảng từ 0V đến - 25V, nên IDSS có giá trị trong khoảng: 10- 5 A ≤ IDSS ≤ 100A. Dựa vào phương trình (3.40), ta có thể xác định được đặc tuyến truyền đạt của một JFET làm việc ở vùng thắt kênh (hoặc bão hòa) như ở hình 3.22. IDSS là dòng điện chảy trong JFET khi vGS = 0, và sẽ tương ứng với dòng điện lớn nhất chảy trong JFET ở các trạng thái làm việc định mức vì tiếp giáp cổng luôn luôn được giữ phân cực ngược với vGS ≤ 0. Toàn bộ họ đặc tuyến i-v của một JFET kênh-n cho ở hình 3.23. Trong đó, dòng máng sẽ giảm từ giá trị lớn nhất IDSS xuống 0 khi vGS thay đổi từ 0 đến giá trị âm của điện áp thắt VP. Vùng tuyến tính của JFET cũng được thể hiện ở họ đặc tuyến ra (hình 3.23). Khi vDS ≤ vGS - VP , ta có thể nhận được biểu thức cho vùng tuyến tính của JFET bằng cách dùng phương trình ở vùng tuyến tính của MOSFET. Thay thế các giá trị của Kn và VTN trong biểu thức (3.25), ta có: ⎛ v⎞ 2I khi vGS ≥ VP , và vDS ≤ vGS - VP i DS = DSS ⎜ vGS − VP − DS ⎟ v DS (3.42) VP ⎝ 2⎠ 2 Các phương trình (3.40) và (3.42) biểu diễn mô hình toán học của JFET kênh-n. Ở các tài liệu tra cứu thông số linh kiện, điện áp thắt VP thường được cho ở dạng VGS (off). Vùng bên phải của đường đứt nét biểu diễn vị trí các điểm thắt của hình 3.23 là vùng làm việc được sử dụng nhiều trong các bộ khuyếch đại tuyến tính (tức các bộ khuyếch đại có độ méo tín hiệu nhỏ nhất) và thường được xem như vùng có dòng điện không đổi, vùng bão hòa hoặc vùng khuyếch đại tuyến tính. Vùng điện trở được điều khiển bằng điện áp là vùng bên trái vị trí của các điểm thắt kênh ở hình 3.23 được gọi là vùng thuần trở [ohmic region] hay là vùng điện trở được điều khiển bằng điện áp. Ở vùng này, JFET có thể đóng vai trò thực sự như một điện trở biến đổi, tức là điện trở của JFET được điều khiển bằng điện áp cổng-nguồn đặt vào. Theo hình 3.23, ta thấy rằng: độ dốc của mỗi đặc tuyến chính là điện trở của JFET giữa máng và nguồn khi vDS < VP là một hàm số của điện áp VGS . Khi vGS càng âm thì độ dốc của đặc tuyến càng nằm ngang tương ứng với mức điện trở tăng lên. Giá trị điện trở đó được tính theo điện áp vGS đặt vào theo biểu thức sau: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 76 r0 rD = (3.43) (1 − VGS / VP )2 trong đó: r0 là giá trị điện trở ứng với VGS = 0V và rD là giá trị điện trở tại một mức cụ thể của VGS. Đối với một JFET kênh-n có r0 bằng 10kΩ (VGS = 0V, VP = - 6V), biểu thức (3.43) sẽ cho rD = 40 kΩ tại giá trị VGS = - 3V. e) JFET kênh-p. JFET kênh-p được chế tạo bằng cách đảo lại các cực tính của các vùng bán dẫn tạp n và p ở hình 3.19, như được mô tả trong hình 3.24. Cũng như đối với PMOSFET, chiều dòng điện trong kênh dẫn là ngược với chiều dòng trong kênh dẫn của JFET kênh-n, và các cực tính của các điện áp phân cực khi làm việc là ngược lại. * Tóm lại, JFET làm việc dựa trên sự phân cực ngược tiếp giáp pn giữa cổng và kênh dẫn. Điều này sẽ hình thành nên vùng nghèo bao quanh kênh dẫn. Nếu giữa hai cực máng và nguồn được đặt một điện áp thì sẽ có dòng điện chảy qua kênh dẫn, và với điện áp phân cực ngược trên tiếp giáp cổng-kênh nên dòng cổng chỉ là dòng rò ngược rất nhỏ, có thể bỏ qua. Điện áp phân cực ngược cổng-kênh cũng sẽ đẩy các hạt tải đa số trong kênh dẫn bị vào vùng cổng, vì vậy sẽ làm tăng kích thước của vùng nghèo, dẫn đến làm giảm tiết diện cắt ngang của kênh dẫn và như vậy làm giảm độ dẫn điện của kênh dẫn. Khi điện áp trên tiếp giáp cổng-kênh càng phân cực ngược hơn nữa thì độ rộng hiệu dụng của kênh dẫn càng giảm cho đến khi dòng máng-nguồn chảy qua kênh dẫn ngưng hoàn toàn. Chế độ làm việc này của JFET tương đối giống với MOSFET kiểu nghèo nên JFET cũng được phân cực tương tự như một MOSFET kiểu nghèo. Hơn nữa, trong các mạch sử dụng JFET phải được thiết kế sao cho đảm bảo diode cổng-kênh luôn luôn được phân cực ngược. Điều này không liên quan đối với MOSFET. Các điện dung cổng-nguồn và cổng-máng của JFET được xác định bởi điện dung vùng nghèo của các tiếp giáp pn phân cực ngược, tức là phụ thuộc vào điện áp phân cực ngược như đã được xét ở phần điện dung tiếp giáp pn phân cực ngược ở chương II. Các phương trình mô tả quan hệ dòng-áp của JFET kênh-n và kênh-p được tóm tắt như sau: iG ≈ 0 Khi vGS ≤ 0 (VP < 0) JFET kênh-n. (3.44) Vùng ngắt: i DS = 0 vGS ≤ VP Điều kiện (3.45) Vùng tuyến tính: ⎛ v⎞ 2I i DS = DSS ⎜ vGS − VP − DS ⎟ v DS Điều kiện vGS − VP ≥ v DS ≥ 0 (3.46) VP ⎝ 2⎠ 2 Vùng bão hòa: 2 ⎛ ⎞ v i DS = I DSS ⎜ 1 − GS ⎟ v DS ≥ vGS − VP ≥ 0 Điều kiện (3.47) ⎜ ⎟ ⎝ ⎠ VP iG ≈ 0 Khi vSG ≤ 0 (VP > 0) JFET kênh-p. (3.48) Vùng ngắt: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 77 iSD = 0 v SG > VP Điều kiện (3.49) Vùng tuyến tính: ⎛ v⎞ 2I iSD = DSS ⎜ v SG + VP − SD ⎟ v SD v SG + VP ≥ v SD ≥ 0 Điều kiện (3.50) VP ⎝ 2⎠ 2 Vùng bão hòa: 2 ⎛ v⎞ iSD = I DSS ⎜ 1 + SG ⎟ v SD ≥ v SG + VP ≥ 0 Điều kiện (3.51) ⎜ VP ⎟ ⎝ ⎠ f) Các thông số của JFET. Các thông số kỹ thuật của một JFET kênh-n cho ở hình 3.25 3.5 MẠCH TƯƠNG ĐƯƠNG CỦA FET. Mô hình tương đương của một dụng cụ bán dẫn có thể được dùng để đơn giản hóa việc thiết kế các mạch điện tử khi sử dụng các dụng cụ đó. Đối với FET thường có điện trở vào lớn, do lối vào ở cực cổng của một MOSFET là được cách ly với phần còn lại của dụng cụ bằng lớp ô xít cách điện. Do vậy, ở MOSFET, có sự cách ly giữa lối vào và lối ra của dụng cụ rất tốt nếu không kể đại lượng điện dung nhỏ, điện dung này ở tần số thấp thường được bỏ qua. Lối vào của một JFET có dạng một tiếp giáp pn với vùng kênh dẫn, tiếp giáp này có thể cho một dòng đáng kể nếu được phân cực thuận, nhưng ở các điều kiện làm việc thông thường của JFET, tiếp giáp này thường được giữ ở điều kiện phân cực ngược và như vậy chỉ có dòng rò chảy qua tiếp giáp, dòng rò này vào khoảng nanoampere nên thường được bỏ qua. Vì vậy, ở cả hai loại MOSFET và JFET, phần mạch vào cực cổng là được cách ly hiệu quả với phần còn lại của dụng cụ. Do lối ra của một FET có thể tạo ra dòng điện, được xác định theo điện áp cổng, nên ta thường mô tả lối ra của FET bằng một mạch tương đương Norton, tức là tượng trưng lối ra của FET bằng một nguồn phát dòng song song với một điện trở. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 78 Hình 3.26 là mạch tương đương của FET. Trong đó, lối vào ở cực cổng là mạch hở, còn lối ra được tượng trưng bởi một nguồn dòng có giá trị phụ thuộc điện áp vào VGS, mắc song song với điện trở ra Ro. Để sử dụng mạch tương đương, ta cần phải xác định quan hệ giữa dòng điện được tạo bởi nguồn phát dòng và điện áp vào, cũng như giá trị của điện trở ra. Đó chính là quan hệ giữa dòng máng và điện áp đặt vào cực cổng, tức là đặc tuyến truyền đạt đã xét ở các phần trên, được nhắc lại ở hình 3.27 đối với cả MOSFET và JFET. Theo hình 3.27, rõ ràng ở các FET, quan hệ giữa ID và VGS là quan hệ phi tuyến, nên phương pháp thông dụng để xét mạch tương đương là dùng mô hình tín hiệu nhỏ tức là xét ảnh hưởng của sự thay đổi nhỏ ở lối vào lên lối ra của FET, mô hình này cho phép tạo ra mạch tương đương cho dụng cụ mà có thể được sử dụng để mô tả hoạt động của dụng cụ theo sự thay đổi nhỏ ở lối vào. Hình 3.28 là mạch tương đương tín hiệu nhỏ của một FET, trong đó: gm biểu diễn mối liên hệ giữa sự thay đổi nhỏ ở điện áp vào ∆VGS và kết quả là sự thay đổi nhỏ ở dòng máng ∆ID. Quan hệ này tương ứng với độ dốc [gradient] của đặc tuyến truyền đạt cho ở hình 3.27 trong phạm vi vùng làm việc. Như vậy, gm được cho bởi tỷ số ∆ID/ ∆VGS như mô tả ở hình 3.27b và có đơn vị là dòng điện chia cho điện áp, nên gm được gọi là độ điện dẫn [conductance]. Lưu ý rằng: gm là đại lượng ∆ID / ∆VGS. mà không phải là ID / VGS. Rõ ràng, giới hạn của gm được cho bởi: dI D gm = (3.52) dVGS 2 ⎛ v⎞ Từ phương trình (3.40), đối với JFET ta có: i D = I DSS ⎜ 1 − GS ⎟ ⎜ VP ⎟ ⎝ ⎠ Bằng cách lấy vi phân dòng máng theo điện áp cổng, ta sẽ xác định được gm : ⎛ v⎞ I 2I g m = − DSS ⎜ 1 − GS ⎟ = −2 DSS x i D (3.53) ⎜ ⎟ VP ⎝ VP ⎠ VP Vậy, đối với JFET, gm tỷ lệ thuận với căn bậc hai của dòng máng. Có thể thực hiện phân tích tương tự để nhận được kết quả tương tự cho MOSFET. Ở mô hình tương đương của FET (hình 3.28), rd tượng trưng cho điện trở máng, tức là điện trở tín hiệu nhỏ từ cực máng đến cực nguồn. Sự có mặt của rd có nghĩa là điện áp máng-nguồn sẽ tăng lên theo dòng máng và điện trở rd sẽ cho biết sự tăng ở độ dốc của đặc tuyến trong vùng bão hòa ở đặc tuyến ra của FET. Mạch tương đương tín hiệu nhỏ là một mô hình có thể dùng để biểu diễn hoạt động của dụng cụ, đáp ứng với những thay đổi nhỏ của tín hiệu vào. Tuy nhiên, mạch tương đương tín hiệu nhỏ phải được sử dụng chung với các dữ liệu trên đặc tuyến dc của dụng cụ, tức là hoạt động của dụng cụ đáp ứng với các điện áp dc cụ thể. Như đã xét ở các phần trên, họ đặc tuyến dc của MOSFET và JFET là không giống nhau vì ở chế độ làm việc thông thường của FET, yêu cầu các điện áp phân cực đặt vào cổng khác nhau. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí

65 tài liệu

2430 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.