Giáo trình phân tích quy trình ứng dụng cấu tạo mạch tích hợp của vi mạch chuyển đổi đo lường p2

Chia sẻ: Ngo Thi Nhu Thao | Ngày: | Loại File: PDF | Số trang:11

Thêm vào BST

Báo xấu

58
lượt xem 5
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'giáo trình phân tích quy trình ứng dụng cấu tạo mạch tích hợp của vi mạch chuyển đổi đo lường p2', khoa học tự nhiên, vật lý phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình phân tích quy trình ứng dụng cấu tạo mạch tích hợp của vi mạch chuyển đổi đo lường p2

Taàn soá xung ñoàng hoà: 5MHz. Maïch tích xung ñoàng hoà ñöôïc tích hôïp coù theå söû duïng thaïch anh, maïch RC, LC beân ngoaøi. Ñôn vò ñieàu khieån ñöôïc tích hôïp. Coù 4 vector ngaét, trong ñoù coù moät daønh cho nhu caàu ngaét khoâng ngaên ñöôïc (Non – Maskable). Vaø moät töông thích vôùi 8080A. Coång vaøo/ra noái tieáp. Tính nhò phaân, thaäp phaân vaø thaäp luïc phaân (tính 16 bit). Khaû naêng ñònh ñòa chæ tröïc tieáp 64 Kbyte. Phaàn meàm töông thích 100% vôùi Z80. II.2. CAÁU TRUÙC PHAÀN CÖÙNG 8085: Sô ñoà chaân cuûa vi xöû lyù 8085 vaø sô ñoà logic ôû hình 8. Trong ñoù chöùc naêng cuûa caùc chaân ñöôïc trình baøy döôùi ñaây: Chaân Kyù hieäu In/Out YÙ nghóa 3 state 1,2 X1, X2 I X1, X2 laø 2 ngoõ vaøo cuûa maïch dao ñoäng. Taàn soá ngoõ vaøo ñöôïc chia bôói 2 maïch chia beân trong. Taàn soá laøm vieäc phuï thuoäc vaøo loaïi vi xöû lyù . Ñoái vôùi 8085A laø 6 MHz. Ñoái vôùi 8085A1 laø 12MHz. Ñoái vôùi 8085A2 laø 10MHz. 3 Reset out O Cho bieát CPU ñang reset. Tín hieäu naøy coù theå duøng ñeå reset caùc thaønh phaàn khaùc trong maïch. 4 SOD O Serial output. Ngoõ ra döõ kieäu noái tieáp ñöôïc xaùc ñònh bôûi leänh Sim. 5 SID I Serial input ngoõ vaøo döõ lieäu noái tieáp. Noù ñöôïc naïp vaøo bit thöù 7 cuûa thanh ghi A khi thöïc hieän leänh RIM. 6 TRAP I Trap: tín hieäu ngaét khoâng ngaên ñöôïc. Ngoõ vaøo Trap ñöôïc kích bôûi caïnh leân. 7,8,9 RST 7,5; I Restart Interrupt Request: laø caùc tín hieäu ngaét 6,5; 5,5 coù theå ngaên ñöôïc. 10 INTR I Interrupt: laø tín hieäu ngaét thoâng duïng coù theå che ñöôïc. Leänh ñöôïc kích baèng möùc. 11 INTA\ O Interrupt Acknowledge: tín hieäu duøng ñeå baùo
cho thieát bò yeâu caàu ngaét bôûi tín hieäu INTR bieát raèng vi xöû lyù ñaõ chaáp nhaän yeâu caàu ngaét. 19-12 AD7 ÷AD0 I/O-3 Address/databus: ñöôøng ñòa chæ vaø döõ lieäu ñöôïc tích hôïp chung. ÔÛ traïng thaùi T1 cuûa chu kyø maùy caùc ngoõ naøy ñoùng vai troø laø ngoõ ra ñòa chæ. Caùc traïng thaùi coøn laïi cuûa chu kyø maùy ñoùng vai troø ñöôøng döõ lieäu. 20 Vss O-3 Ground 28-21 A15 ÷ A18 O-3 Addess bus: caùc ngoõ naøy duøng ñeå xuaát 8 bit ñòa chæ cao. 30 ALE O Addess Latch Enable: ngoõ naøy taïo ra 1 xung ôû traïng thaùi T1 cuûa chu kyø maùy ñeå xaùc ñònh A15 ÷ A8 vaø AD7 ÷ AD0 laø caùc ñöôøng ñòa chæ. 31 WR\ O-3 Write: duøng ñeå xaùc ñònh Microprocessor ñang thöïc hieän ghi döõ lieäu leân boä nhôù hay I/O. 32 RD\ O-3 Read duøng ñeå xaùc ñònh Microprocessor ñang thöïc hieän ghi döõ lieäu leân boä nhôù hay I/O. 29, S 0, S 1 O Machine Cycle Status: 3 bit naøy cho bieát traïng 33,34 IO/M\ O-3 thaùi chu kyø maùy.
Hình sô ñoà chaân cuûa vi xöû lyù 8085 vaø sô ñoà logic II.3. CAÁU TRUÙC BEÂN TRONG VI XÖÛ LYÙ 8085: Sô ñoà caáu truùc Microprocessor 8085A ñöôïc trình baøy ôû hình veõ. Trong sô ñoà caáu truùc cuûa 8085A coù taát caû caùc khoái cuûa moät Microprocessor toång quaùt, chæ coù vaøi ñieåm khaùc bieät: Moät trong hai thanh ghi Temp ñöôïc thay theá bôûi thanh ghi Accumulator do ñoù caùc döõ lieäu cho khoái ALU thöïc hieän phaûi coù moät döõ lieäu chöùa trong thanh ghi A. Caùc thanh ghi thoâng duïng B, C, D, E, H, L thanh ghi Accumulator, thanh ghi traïng thaùi ñeàu coù chieàu daøi laø 8 bit. Program Counter vaø Stack pointer laø caùc thanh ghi 16 bit do ñoù dung löôïng boä nhôù 8085A coù theå truy xuaát laø 64K byte. Bus döõ lieäu 8 bit D7 – D0 ñöôïc ña hôïp vôùi 8 bit ñòa thaáp A7 – A0 taïo thaønh 8 bit AD7 – AD0 do ñoù khi söû duïng Microprocessor 8085A phaûi giaûi maõ ña hôïp caùc ñöôøng naøy ñeå taùch rôøi thaønh caùc ñöôøng ñòa chæ vaø caùc ñöôøng döõ lieäu moät caùch chính xaùc. Caùc thanh ghi thoâng duïng B, C, D, E, H, L thanh ghi Accumulator, thanh ghi traïng thaùi F ñeàu coù chieàu daøi laø 8 bit. Caùc thanh ghi naøy coù theå keát hôïp laïi taïo thaønh töøng caëp thanh ghi nhö BC, DE, HL, PSW ( chính laø caëp thanh ghi AF). Thanh ghi traïng thaùi Microprocessor 8085A coù caáu truùc nhö sau: 7 6 5 4 3 2 1 0 AC S Z X X P X C
Chöùc naêng cuûa caùc bit nhö sau: Bit S (signal): bit daáu S=1 khi keát quaû laø soá aâm S=0 khi keát quaû laø soá döông Bit Z(zero) bit zero Z=1 khi keát quaû baèng 0 Z=0 khi keát quaû khaùc 0 Bit AC (Auxiliary) bit traøn phuï AC=1 khi pheùp tính bò traøn leân bit thöù 3 AC=0 khi pheùp tính khoâng bò traøn leân bit thöù 3 Bit P (Parity) bit chaün leû P=1 khi keát quaû laø soá chaün. P=0 khi keát quaû laø soá leû. Bit C (Carry) bit nhôù C=1 khi keát quaû coù soá nhôù. C= 0 Khi keát quaû khoâng coù soá nhôù. Bit x: laø caùc bit khoâng coù yù nghóa. Microprocessor 8085A coù ngoõ vaøo Reset In duøng ñeå Reset Microprocessor ñeå thoaùt khoûi 1 chöông trình, khi taùc ñoäng ñeán ngoõ vaøo Reset, Microprocessor seõ ñaët laïi giaù trò trong thanh ghi PC = 0000H vaø caùc chöông trình seõ baét ñaàu thöïc hieän ôû oâ nhôù coù ñòa chæ 0000H. GIÔÙI THIEÄU 8255A: III.1 CAÁU TRUÙC PHAÀN CÖÙNG: 8085A laø IC ngoaïi vi ñöôïc cheá taïo theo coâng ngheä LSI duøng ñeå giao tieáp song song giöõa Microprocessor vaø thieát bò ñieàu khieån beân ngoaøi. Sô ñoà chaân vaø sô ñoà logic:
PA3 PA4 PA2 PA5 PA1 PA6 PA0 PA7 RD\ WR\ PA7- CS\ RESET PA0 GN D0 D7-D0 D D1 PC7- A1 D2 8255A PC4 A0 D3 PC7 D4 RD\ PC6 D5 WR\ PC5 D6 RESET PC4 D7 PC3- A0 PC0 VCC PC0 A1 PC1 PB7 PC2 PB6 C S\ PB7- PC3 PB5 PB0 PB0 PB4 PB1 PB3 PB2 Teân caùc chaân 8255A: D7 – D0 : Data bus (Bi – Direction) RESET: reset input CS\: Chip select RD\: Read input WR\: Write input A0-A1: Pord Address PA7 – PA0: Port A PB7 – PB0: Port B PC7 – PC0: Port C 8255A giao tieáp vôùi Microprocessor thoâng qua 3 bus: bus döõ lieäu 8 bit D7 – D0, bus ñòa chæ A1A2, bus ñieàu khieån RD\, WR\, CS\, Reset. Maõ leänh, thoâng tin traïng thaùi vaø döõ lieäu ñeàu ñöôïc truqeàn treân 8 ñöôøng döõ lieäu D7 – D0. Microprocessor gôûi döõ lieäu ñeán 8255A hoaëc Microprocessor ñoïc döõ lieäu töø 8255A tuøy thuoäc vaøo leänh ñieàu khieån. Caùc ñöôøng tính hieäu RD\, WR\, cuûa 8255A ñöôïc keát noái vôùi caùc ñöôøng RD\, WR\ cuûa Microprocessor.
Tín hieäu Reset duøng ñeå khi khôûi ñoäng 8225A khi caáp ñieän, khi bò Reset caùc thanh ghi beân trong cuûa 8255A ñeàu bò xoùa vaø 8255A ôû traïng thaùi saún saøng laøm vieäc. Khi giao tieáp vôùi Microprocessor, ngoõ vaøo tín hieäu Reset naøy ñöôïc keát noái vôùi tín hieäu Reset Out cuûa Microprocessor. Tín hieäu Chip select CS \ duøng ñeå löïa choïn 8255A khi Microprocessor giao tieáp vôùi nhieàu 8255A. 8255A coù 3 port xuaát nhaäp (I/O) coù teân laø Port A, port B, Port C, moãi Port 8 bit. Port A goàm caùc bit PA0 – PA7, Port B goàm caùc bit PB0 – PB7, Port C goàm caùc bit PC0 – PC7. Caùc Port naøy coù theå laø caùc Port Input hoaëc Output tuøy thuoäc vaøo leänh ñieàu khieån, leänh ñieàu khieån do Microprocessor gôûi ñeán chöùa trong thanh ghi leänh (coøn goïi laø thanh ghi ñieàu khieån) ñeå ñieàu khieån 8255A. Caùc ñöôøng ñòa chæ A1 A0 cuûa 8255A duøng ñeå löïa choïn caùc Port vaø thanh ghi. A1 A0 = 002 duøng ñeå choïn caùc Port A, A1 A0 = 012 duøng ñeå choïn caùc Port B, A1 A0 = 102 duøng ñeå choïn caùc Port C, A1 A0 = 112 duøng ñeå choïn thanh ghi ñieàu khieån. Trong sô ñoà khoái cuûa 8255A, caùc Port I/O cuûa 8255A chia ra laøm 2 nhoùm: nhoùm A goàm Port A vaø 4 bit cao cuûa Port C, nhoùm B goàm Port B vaø 4 bit thaáp cuûa Port C. Ñeå söû duïng caùc Port cuûa 8255A ngöôøi laäp trình phaûi gôûi leänh ñieàu khieån ra thanh ghi ñieàu khieån ñeå 8255A ñònh caáu hình cho caùc Port ñuùng theo yeâu caàu maø ngöôøi laäp trình mong muoán. Caáu truùc töø ñieàu khieån cuûa 8255A:
D7 D6 D5 D4 D3 D2 D1 D0 GROUP B PORT C (LOWER) 1 = INPUT 0 = OUTPUT PORT B 1 = INPUT 0 = OUTPUT MODE SELECTION 0 = MODE 0 1 = MODE 1 GROUP A PORT C (UPPER) 1 = INPUT 0 = OUTPUT PORT A 1 = INPUT 0 = OUTPUT MODE SELECTION 00 = MODE 0 01 = MODE 1 1X = MODE 2 MODE SET FLAG 1 = ACTIVE III.2 CAÁU TRUÙC PHAÀN MEÀM: Do caùc Port ra cuûa 8255A ñöôïc chia laøm 2 nhoùm A vaø B taùch rôøi neân töø ñieàu khieån cuûa 8255A cuõng ñöôïc chia laøm 2 nhoùm. Caùc bit D2D1D0 duøng ñeå ñònh caáu hình cho nhoùm B:  Bit D0 duøng ñeå thieát laäp 4 bit thaáp cuûa C, D0 = 0: Port C thaáp laø Port xuaát döõ lieäu, D0 = 1: Port C thaáp laø Port nhaäp döõ lieäu.  Bit D1 duøng ñeå thieát laäp Port B, D1 = 0: Port B laø Port xuaát döõ lieäu, D1 = 1: Port B laø Port nhaäp döõ lieäu.  Bit D2 duøng ñeå thieát laäp Mode ñieàu khieån chg nhoùm B:
 D2 = 0: Nhoùm B hoaït ñoäng ôû Mode 0.  D2 = 1: Nhoùm B hoaït ñoäng ôû Mode 1. Caùc bit D6D5D4D3 duøng ñeå ñònh caáu hình cho nhoùm A:  Bit D3 duøng ñeå thieát laäp 4 bit cao cuûa C, D3 = 0: Port C laø Port xuaát döõ lieäu, D3 = 1: Port C laø Port nhaäp döõ lieäu.  Bit D4 duøng ñeå thieát laäp Port A, D4 = 0: Port A laø Port xuaát döõ lieäu, D4 = 1: Port A laø Port nhaäp döõ lieäu.  Bit D6 D5 duøng ñeå thieát laäp Mode ñieàu khieån cho nhoùm A:  D6 D5 = 00: Nhoùm A hoaït ñoäng ôû Mode 0.  D6 D5 = 01: Nhoùm A hoaït ñoäng ôû Mode 1.  D6 D5 = 11: Nhoùm A hoaït ñoäng ôû Mode 2. III.2.1. CAÙC NHOÙM A VAØ B ÑÖÔÏC CAÁU HÌNH ÔÛ MÖÙC 0: Töø ñieàu khieån khi 2 nhoùm A vaø B laøm vieäc ôû Mode 0: 1 0 0 D4 D3 0 D1 D0 ÔÛ caùc Mode 0 caùc Port A, Port B, Port C thaáp vaø Port C cao caùc Port xuaát hoaëc nhaäp döõ lieäu ñoäc laäp. Do coù 4 bit ñeå löïa choïn neân coù 16 töø ñieàu khieån khaùc nhau cho 16 traïng thaùi xuaát nhaäp cuûa 4 Port. III.2.2. CAÙC NHOÙM A VAØ B ÑÖÔÏC CAÁU HÌNH ÔÛ MÖÙC 1: Töø ñieàu khieån khi 2 nhoùm A vaø B laøm vieäc ôû Mode 1: 1 0 1 D4 D3 1 D1 D0 ÔÛ Mode 1 caùc Port A vaø Port B laøm vieäc xuaát nhaäp coù choát (Strobed I/O). ôû Mode naøy 2 Port A vaø Port B hoaït ñoäng ñoäc laäp vôùi nhau vaø moãi Port coù 1 Port 4 bit ñieàu khieån döõ lieäu. Caùc Port 4 bit ñieàu khieån döõ lieäu ñöôïc hình thaønh töø 4 bit thaáp vaø 4 bit cao cuûa Port C. Khi 8255A ñöôïc caáu hình ôû Mode 1, thieát bò giao tieáp muoán 8255A nhaän döõ lieäu, thieát bò ñoù phaûi taïo ra 1 tín hieäu yeâu caàu 8255A nhaän döõ lieäu, ngöôïc laïi 8255A muoán gôûi tín hieäu ñeán 1 thieát bò khaùc, 8225A phaûi taïo ra 1 tín hieäu yeâu caàu thieát bò ñoù nhaän döõ lieäu, tín hieäu yeâu caàu ñoù goïi laø tín hieäu Strobe.  Nhoùm A laøm vieäc ôû caáu hình Mode 1:  Port A ñöôïc caáu hình laø Port nhaäp döõ lieäu.
 Chöùc naêng cuûa caùc ñöôøng tín hieäu ñöôïc trình baøy ôû hình veõ. Control Word I NTE A PA7-PA0 D3 1 0 1 1 X X X PC4 STBA PC5 IBFA MODE 1 (PORT A) INTRA PC3 RD PC 6,7 I/O Caùc ñöôøng tín hieäu cuûa Port C trôû thaønh caùc ñöôøng ñieàu khieån/ döõ lieäu cuûa Port A. Bit PC4 trôû thaønh bit STBA (Strobe input – taùc ñoäng möùc thaáp), ñöôïc duøng ñeå choát döõ lieäu caùc ngoõ vaøo PA7 – PA0 vaøo maïch choát beân trong 8225A. Bit PC5 trôû thaønh bit IBFA ( Input Buffer full – taùc ñoäng möùc cao), duøng ñeå baùo Control Word INTEA PA7-PA 0 D3 1 0 1 0 X X X OBFA PC 7 ACKA PC 6 MODE 1 (PORT A) INTRA PC 3 WR PC4,5 I/O cho thieát bò beân ngoaøi bieát döõ lieäu ñaõ ñöôïc choát vaøo beân trong. Bit PC3 trôû thaønh bit INTRA (Input request – taùc ñoäng möùc cao), bit naøy coù möùc logic 1 khi 2 bit STBA = 1, IBF = 1 vaø bit INTEA ( Interrupt Enable) ôû beân trong 8255A baèng 1. Bit INTEA ñöôïc thieát laäp möùc logic 1 hay 0 döôùi söï ñieàu khieån phaàn meàm baèng caáu truùc bit Set/Reset cuûa 8255A. ÔÛ hình veõ treân bit INTRA baèng 1 duøng ñeå cho pheùp tín hieäu IBF xuaát hieän taïi ngoõ ra INTRA cuûa coång AND. Tín hieäu INTRA taùc ñoäng ñeán ngoõ vaøo ngaét cuûa Microprocessor ñeå baùo cho Microprocessor bieát: döõ lieäu môùi ñaõ xuaát hieän ôû Port A. Chöông trình phuïc vuï ngaét seõ ñoïc döõ lieäu vaøo vaø xoùa yeâu caàu ngaét. Caùc bit coøn laïi cuûa Port C PC6, PC7 laø caùc bit xuaát nhaäp bình thöôøng tuøy thuoäc vaøo bit D3 trong töø ñieàu khieån. Caùc bit xxx ñöôïc duøng ñeå thieát laäp cho nhoùm B.
 Port A ñöôïc caáu hình laø Port xuaát döõ lieäu.  Chöùc naêng cuûa caùc ñöôøng tín hieäu ñöôïc trình baøy ôû hình veõ: Caùc ñöôøng tín hieäu cuûa Port C trôû thaønh caùc ñöôøng ñieàu khieån döõ lieäu cuûa Port A. Bit PC7 trôû thaønh OBFA (Output Buffer Full – taùc ñoäng möùc thaáâp), khi coù döõ lieäu töø Microprocessor gôûi ra Port A, tín hieäu OBF A seõ yeâu caàu thieát bò beân ngoaøi nhaän döõ lieäu. Bit PC6 trôû thaønh bit ACKA (Acknowledeg Input – taùc ñoäng möùc thaáp! thieát bò nhaän döõ lieäu duøng tín hieäu naøy ñeå baùo cho 8255A bieát döõ lieäu ñaõ ñöôïc nhaän vaø saün saøng nhaän döõ lieäu tieáp theo. Bit PC3 trôû thaønh bit INTRA (Input request – taùc ñoäng möùc cao), bit naøy coù möùc logic 1 khi 2 bit OBF A = 1, ACK = 1 vaø bit INTEA ( Interrupt Enable) ôû beân trong 8255A baèng 1. Tín hieäu INTRA taùc ñoäng ñeán ngoõ vaøo ngaét cuûa Microprocessor ñeå baùo cho Microprocessor bieát thieát bò beân ngoaøi ñaõ nhaän döõ lieäu ôû Port A. Caùc bit coøn laïi cuûa Port C: PC4, PC5 laø caùc bit xuaát nhaäp bình thöôøng tuøy thuoäc vaøo bit D3 trong töø ñieàu khieån. Caùc bit xxx ñöôïc duøng ñeå thieát laäp cho nhoùm B.  Nhoùm B laøm vieäc ôû caáu hình Mode 1:  Port B ñöôïc caáu hình laø Port nhaäp döõ lieäu.  Chöùc naêng cuûa caùc ñöôøng tín hieäu ñöôïc trình baøy nhö hình veõ Control Word INTEB PB7-PB0 X 1 X X X 1 1 X STBB PC 2 IBFB PC 1 MODE 1 (PORT B) INTRB PC 0 RD Caùc ñöôøng tín hieäu cuûa Port C trôû thaønh caùc ñöôøng ñieàu khieån/döõ lieäu cuûa port B. Chöùc naêng cuûa caùc bit ñieàu khieån gioáng nhö nhoùm A hoaït ñoäng ôû Mode 1.  Port B ñöôïc caáu hình laø Port xuaát döõ lieäu.  Chöùc naêng cuûa caùc ñöôøng tín hieäu ñöôïc trình baøy ôû hình veõ
Caùc ñöôøng tín hieäu cuûa Port C trôû thaønh caùc ñöôøng ñieàu khieån/ döõ lieäu cuûa Port B. Chöùc naêng cuûa caùc bit ñieàu khieån gioáng nhö nhoùm A hoaït ñoäfg ôû Mode 1. Caùc bit xxx ñöôïc duøng ñeå thieát laäp cho nhoùm A, bit D0 khoâng coù taùc duïng trong tröôøng hôïp caû 2 nhoùm laøm vieäc ôû Mode 1. Control Word INTEB PA7-PA0 X 1 X X X 1 0 X OBFB PC2 ACKB PC1 MODE 1 (PORT A) INTRB PC0 WR III.2.3. CAÙC NHOÙM A CUÛA 8255A LAØM VIEÄC ÔÛ MODE 2: Mode 2 laø kieåu hoaït ñoäng Strobed Bi-directional IO, söï khaùc bieät vôùi caùc Mode 1 laø Port coù hai chöùc naêng xuaát nhaäp döõ lieäu. Töø ñieàu khieån khi hai nhoùm A hoaït ñoäng ôû Mode 2: 1 1 X X X X X X Chöùc naêng cuûa caùc ñöôøng tín hieäu nhö hình veõ: