Giáo trình phân tích quy trình ứng dụng cấu tạo mạch tích hợp của vi mạch chuyển đổi đo lường p4
lượt xem 5
download
Tham khảo tài liệu 'giáo trình phân tích quy trình ứng dụng cấu tạo mạch tích hợp của vi mạch chuyển đổi đo lường p4', khoa học tự nhiên, vật lý phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Giáo trình phân tích quy trình ứng dụng cấu tạo mạch tích hợp của vi mạch chuyển đổi đo lường p4
- Vaø sô ñoà maïch in maët döôùi: Sô ñoà maïch in maët treân:
- Sô ñoà boá trí linh kieän: Trong ñoù caùc transistor vaø ñieän trôû ñöôïc tính toaùn nhö sau: Q1, Q2 laøm vieäc ôû cheá ñoä baûo hoøa, ñieän aùp VCE coù theå chòu ñöôïc laø Vpp (khi Transistor ngöng daãn). Ñeå ñoàng nhaát trong tính toaùn choïn Q1 , Q2 laø C1815 coù caùc thoâng soá sau: VBE baûo hoaø: VBE sat = 0,8V. VCE baûo hoøa: VCE sat = 0,2 V. Heä soá khueách ñaïi baûo hoøa: sat =30. Tính IC1: V VCESAT VPP 0,2 I C1 PP RC1 RC1 Choïn RC1 = 4,7 k . VPP 0,2 I C1 4,7 K Neáu Vpp = 12,5V thì: 12,5 0,2 2,6mA I C1 4,7 Neáu Vpp = 21V thì: 21 0,2 4,4mA I C1 4,7 Tính RB1:
- I C1 Ta coù: I B1 sat VCC VBESAT I C1 sat RB1 sat RB1 VCC VBEsat I C1 30 RB1 5 0,8 k I C1 Neáu Vpp = 12,5V thì 4,2 30 48K RB1 2,6 Neáu Vpp = 21V thì 4,2 30 28,6K RB1 4,4 Vaäy choïn RB1 = 27 K Tính IC2: VPP VCEsat Ta coù: I C 2 RC 2 Choïn RC2 = 4,7K thì VPP 0,2 IC2 4,7 K Neáu Vpp = 12,5V thì 12,5 0,2 2,6mA IC2 4,7 K Neáu Vpp = 21V thì 21 0,2 4,4mA IC2 4,7 K Tính RB2: IC2 Ta coù: I B 2 sat V pp VCC VBEsat IC2 sat RB 2 RC1 sat RB 2 RC1 VPP VCC VBEsat IC2 30 Neáu Vpp = 12,5V thì RB 2 RC1 12,5 5 0,8 2,6mA 6,7 30 4,7 K RB 2 2,6mA
- RB 2 77,3 4,7 72,6K 30 Neáu Vpp = 21V thì RB 2 RC1 21 5 0,8 4,4mA 15,2 30 4,7K RB 2 4,4mA RB 2 103,6 4,7 98,9K Vaäy choïn RB2 = 68 (K ) Sô ñoà nguyeân lyù maïch chuyeån ñoåi ñieän aùp laäp trình:
- CHÖÔNG IV: THIEÁT KEÁ PHAÀN MEÀM GIÔÙI THIEÄU: Ñeå phaàn cöùng cuûa maïch ghi ñoïc EPROM hoaït ñoäng caàn phaûi coù phaàn meàm ñieàu khieån noù. phaàn meàm ñieàu khieån coù theå vieát baèng ngoân ngöõ pascal, ngoân ngöõ Assembly.v.v. ÔÛ ñeà taøi naøy, vì card ghi ñoïc EPROM ñöôïc giao tieáp vôùi kit vi xöû lyù neân phaàn meàm ñöôïc vieát vôùi ngoân ngöõ maùy. SÔ ÑOÀ KHOÁI: Ñeå card ghi ñoïc EPROM hoaït ñoäng ñuùng chöùc naêng cuûa noù thì phaàn meàm ñieàu khieån phaûi hoäi ñuû nhöõng yeâu caàu ñeà ra. ôû ñeà taøi naøy chæ quan taâm ñeán caùc phaàn meàm sau: Kieåm tra saïch EPROM. - Ghi döõ lieäu leân EPROM. - Ñoïc döõ lieäu treân EPROM. - Kieåm tra döõ lieäu ñaõ ghi leân EPROM vôùi döõ lieäu caàn ghi. - II.1. SÔ ÑOÀ KHOÁI PHAÀN KIEÅM TRA “SAÏCH” EPROM:
- Begin Ktaïo 8255 HL ÑCÑO DE ÑCCO Xuaát Ñchæ Ñieàu khieån INXRHL A Data Ñ S HL=DE Hieån Thò (A) = FF S Ñ Hieån Thò Call Tastd HL = DE Ñ = 15 ? S End Ñ
- II.2. SÔ ÑOÀ KHOÁI PHAÀN ÑOÏC DÖÕ LIEÄU TÖØ EPROM: Begin KTaïo 8255 HL ÑCÑ DE ÑCC Xuaát ñòa chæ Xuaát ñieàu khieån A Data Hieån thò Call Tastd Ñ HL = ÑCÑ = 15 ? Call Tastd HL = DE INXHL HL =DE Call Tastd = 12 ? DCXHL = 12 ? End
- Begin II.3. SÔ ÑOÀ KHOÁI PHAÀN KIEÅM TRA DÖÕ LIEÄU KTaïo 8255 HLÑCÑE DEÑCÑA BCÑCCA Xuaát ñòa chæ Ñieàu khieån A (DE) B (HL) INR HL (A) = (B) Ñ Hthò Error Hieån Thò INR DE S HL = DE Call Tastd HL = BC S = 15 ? End Ñ
- Begin II.4. SÔ ÑOÀ KHOÁI NHAÄP ÑÒA CHÆ ÑAÀU RAM 83F8 0D 83F90C 83FA 0D 83FB 0A 8322 00 8323 00 HThò2dcdA 0000 Call Tast D Ñ =12 LÖU RET BA ANI 0F Ñ A = 00? LDA 8323 ANI F0 CA(RRC4) LDA 8322,ANI 0F A(RLC4) ORA C STA 8322 LDA 8323,ANI 0F 8323RLC4,ORAB
- Begin II.5. SÔ ÑOÀ KHOÁI NHAÄP ÑÒA CHÆ CUOÁI RAM 83F8 0D 83F90C 83FA 0C 83FB 0A 8322 00 8323 00 HThò2dcdA 0000 Call Tast D Ñ =12 LÖU RET BA ANI 0F Ñ A = 00? LDA 8323 ANI F0 CA(RRC4) LDA 8322,ANI 0F A(RLC4) ORA C STA 8322 LDA 8323,ANI 0F 8323RLC4,ORAB
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p2
5 p | 78 | 6
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p7
5 p | 57 | 5
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p10
5 p | 46 | 5
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p5
5 p | 64 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p9
5 p | 63 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p8
5 p | 80 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p5
5 p | 56 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p4
5 p | 48 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p3
5 p | 55 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p1
5 p | 65 | 4
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p10
5 p | 72 | 4
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p4
5 p | 71 | 3
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p9
5 p | 56 | 3
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p6
5 p | 54 | 3
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p3
5 p | 62 | 3
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p8
5 p | 64 | 3
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p6
5 p | 79 | 3
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p2
5 p | 64 | 3
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn