Giáo trình phân tích quy trình ứng dụng nguyên lý chuyển đổi hàm liên thuộc kiểu S dạng trơn p10
lượt xem 3
download
Tham khảo tài liệu 'giáo trình phân tích quy trình ứng dụng nguyên lý chuyển đổi hàm liên thuộc kiểu s dạng trơn p10', khoa học tự nhiên, vật lý phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Giáo trình phân tích quy trình ứng dụng nguyên lý chuyển đổi hàm liên thuộc kiểu S dạng trơn p10
- PHUÏ LUÏC GIÔÙI THIEÄU CAÙC IC SÖÛ DUÏNG TRONG MAÏCH 1- IC 74573: 1 20 OC VCC 19 2 D1 Q1 18 3 D2 Q2 17 4 D3 Q3 16 5 D4 Q4 15 6 D5 Q5 14 7 D6 Q6 13 8 D7 Q7 12 9 D8 Q8 11 10 GND C 74573 IC 74573 laø IC duøng ñeå choát döõ lieäu 8bit coù ngoõ ra ba traïng thaùi chung chaân ñieàu khieån choát döõ lieäu vaø chung chaân ñieàu khieån ba traïng thaùi cho caû 8bit ngoõ ra IC 74573 söû duïng choát döõ lieäu baèng D Flip-Flop sau ñaây baûng hoïat ñoäng cuûa 74573. OUTPUT ENABLE D OUTPUT CONTROL G L H H H L H H L L L X Q0 H X X Z
- 2- IC 74138: 1 16 A VCC 2 15 B Y0 3 14 C Y1 4 13 G2A Y2 5 12 G2B Y3 6 11 G1 Y4 7 10 Y7 Y5 8 9 GND Y6 74138 IC74138 laø IC duøng ñeå giaûi maõ 3 sang 8 ñöôïc söû duïng ñeå taïo tín hieäu choïn chip. Döôùi ñaây laø baûng hoïat ñoäng cuûa IC. INPUTS OUTPUTS ENABLE SELECT G2 * G1 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 X H X X X H H H H H H H H L X X X X H H H H H H H H H L L L L L H H H H H H H H L L L H H L H H H H H H H L L H L H H L H H H H H H L L H H H H H L H H H H H L H L L H H H H L H H H H L H L H H H H H H L H H H L H H L H H H H H H L H H L H H H H H H H H H H L G2* = G2A = G2B
- 3. Boä nhôù EPROM 2764: EPROM 2764 laø boä nhôù chæ ñoïc ñöôïc cheá taïo theo coâng ngheä NMOS, duøng moät nguoàn ñôn +5V, dung löôïng boä nhôù laø 65536 bit, ñöôïc toå chöùc thaønh 8192x8 bit (8KByte). 2764 laø loaïi EPROM coù theå xoùa baèng tia cöïc tím vaø coù theå ghi laïi ñöôïc nhieàu laàn. Coù hai kieåu hoïat ñoäng: bình thöôøng vaø chôø. ÔÛ traïng thaùi chôø, coâng suaát tieâu thuï laø 132mW so vôùi 525mW khi ôû traïng thaùi ñoïc döõ lieäu, thôøi gian truy xuaát laø 200ns. 1 28 VPP VCC 2 27 A12 PGM 3 26 A0-A12 A7 NC 4 25 A6 A8 5 24 D0-D7 2764 A5 A9 6 23 A4 A11 7 22 A3 OE 8 21 CE\ A2 A10 9 20 OE\ A1 CE 10 19 VPP A0 O7 11 18 O0 O6 12 17 O1 O5 13 16 O2 O4 14 15 GND O3 2764 Sô ñoà chaân vaø sô ñoà logic Mode \ Pin CE\ OE\ PGM\ VPP Output Read L L H Vcc Dout Stand-by H x x Vcc Hi-Z Program L x L Vpp Din Program Verify L L H Vpp Dout Program Inhibit H x x Vpp Hi-Z Baûng traïng thaùi
- 4. Boä nhôù SRAM 6264: SRAM 6264 laø boä nhôù ñöôïc cheá taïo theo coâng ngheä CMOS, coù dung löôïng 65536 bit ñöôïc toå chöùc thaønh 8192x8 bit (8KByte), ñieän aùp cung caáp laø +5V, thôøi gian truy caäp khoaûng 150ns. Ngoõ vaøo/ra döõ lieäu ñöôïc duøng chung, caùc ngoõ vaøo/ra naøy töông thích TTL. Coâng suaát tieâu taùn ôû traïng thaùi chôø raát thaáp chæ khoaûng 0,1mW so vôùi khi hoaït ñoäng bình thöôøng laø 200mW. N.C Vcc A12 WE\ A7 CE2 A0-A12 A6 A8 A5 A9 A4 A11 6264 6264 OE\ A3 DQ0-DQ7 A10 A2 A1 CE1 \ CE1\ A0 DQ7 CE2 DQ0 DQ6 DQ1 DQ5 OE\ DQ2 DQ4 Vss DQ3 WE\ Sô ñoà chaân vaø sô ñoà logic Mode \ Pin WR \ CE1\ CE2 OE\ Output x H x x Not Select Hi-Z x x L x Output Disable H L H H Hi-Z Read H L H L Dout Write L L H H Din Baûng traïng thaùi
- 5- OPTOCOUPLERS: Optocouple hay coøn goïi laø Optoisolator laø moät loïai linh kieän quang ñöôïc söû duïng ñeå taïo maïch caùch ly veà ñieän. Cho pheùp ngöôøi thieát keá maïch ñieàu khieån ngoõ ra baèng thay ñoåi naêng löôïng caáp cho ngoõ vaøo. Tuy nhieân hai phaàn ngoõ vaøo vaø ngoõ ra cuûa maïch ñöôïc caùch ly veà ñieän baèng moät ñieän trôû voâ cuøng lôùn. Linh kieän naøy coù theå chöùa photodiode, transistor, opamp…. hoïaêc caùc linh kieän khaùc coù theå giao tieáp ñöôïc vôùi maïch ñieàu khieån ñieàu khieån bôûi. Maïch ñieàu khieån thöôøng söû duïng Led hoàng ngoïai. Nguyeân taéc hoïat ñoäng cuûa linh kieän : Khi coù doøng ñieän chaïy qua Led, led seõ phaùt ra soùng hoàng ngoïai vaø döôùi taùc ñoäng cuûa soùng hoàng ngoïai boä phaän thu nhö photodiode seõ bò taùc ñoäng vaø daãn ñieän. Nhö vaäy hai maïch ngoõ vaøo vaø ngoõ ra ñöôïc caùch ly vôùi nhau. Maïch ñieàu khieån töø xa söû duïng optocoupler loïai 4N35 laø loïai coù phaàn thu söû duïng transistor (nhö hình). OPTO1 Caùc thoâng soá vaø ñaëc tính kyõ thuaät cuûa 4N35 ñöôïc giôùi thieäu ôû phaàn phuï luïc.
- 6. IC MT8870: IC MT8870 laø moät maïch thu tín hieäu DTMF hoaøn chænh tích hôïp caû hai chöùc naêng maïch loïc taùch baêng thoâng vaø giaûi maõ tín hieäu DTMF ra tín hieäu soá boán bit nhò phaân. IC naøy ñöôïc saûn xuaát baèng coâng ngheä CMOS, kích thöôùc nhoû, ít toán naêng löôïng vaø khaû naêng öùng duïng roäng raõi. IC ñöôïc toång hôïp goàm nhieàu maïch chöùc naêng (nhö hình): VDD VSS Vrref INH Maïc PWDN h Bias Q1 Nhoùm loïc Q2 thoâng cao Maïch Xaùc Chuyeån loïc IN ñònh ñoåi soá vaø DTMF +- phím choát IN Q3 Nhoùm loïc thoâng GS thaáp Q4 SÔ ÑOÀ KHOÁI CAÁU TAÏO BEÂN TRONG CUÛA IC MT8870 Maïch laùi GT S t OSC2 ESt STD TOE OSC St/G 1 T Chöùc naêng loïc taùch tín hieäu DTMF laøm hai nhoùm tone cao vaø tone thaáp. - Giaûi maõ 16 caëp tín hieäu DTMF (töông öùng vôùi 16 phím treân baøn phím maùy - ñieän thoaïi) thaønh maõ 4 bit nhò phaân. IC coøn ñöôïc cung caáp theâm phaàn khuyeách ñaïi vi sai ôû ngoõ vaøo, coù theå - ñieàu chænh ñöôïc ñoä lôïi. IC hoaït ñoäng vôùi dao ñoäng thaïch anh 3.5795Mhz - - IC coù phaàn choát ba traïng thaùi ôû ngoõ ra giao tieáp vôùi bus döõ lieäu.
- Moät soá öùng duïng cuûa IC MT8870: Ñieàu khieån töø xa. - Maïch thu cho toång ñaøi. - Maïch tính cöôùc ñieän thoïai .v.v. - Teân vaø chöùc naêng cuûa caùc chaân IC MT8870 IC MT8870 laø vi maïch ñöôïc ñoùng goùi trong voû goàm coù 18 chaân chia laøm hai haøng. Teân vaø chöùc naêng cuûa MT8870 ñöôïc trình baøy toùm taét ôû baûng döôùi ñaây. Chaân TEÂN CHÖÙC NAÊNG 1 IN+ Ngoõ vaøo khoâng ñaûo maïch khueách ñaïi. 2 IN- Ngoõ vaøo ñaûo maïch khuyeách ñaïi. 3 GS Chaân hoài tieáp cuûa ngoõ ra maïch khueách ñaïi ñeå gaén vôùi ñieän trôû beân ngoaøi ñeå ñieàu khieån heä soá khueách ñaïi. 4 Vref Nguoàn bias. 5 INH INHIBIT (input) : Khi chaân naøy ôû möùc cao thì seõ khoâng nhaän bieát caùc phím nhaán A, B, C, D. Thöôøng chaân ñöôïc ñaët ôû möùc thaáp. 6 PWDN Power Down (input): taùc ñoäng möùc cao. Duøng ñeå tieát kieäm naêng löôïng khi khoâng söû duïng IC. 7 OSC1 Chaân taïo xung clock (input). 8 OSC2 Chaân taïo xung clock (output). Thaïch anh 3.579545Mhz ñöôïc noái vôùi hai chaân OSC1 vaø OSC2 taïo thaønh maïch dao ñoäng noäi. 9 VSS Ground : Chaân noái ñaát. 10 TOE Three State Output Enable (input): Ñieàu khieån xuaát döõ lieäu ôû ngoõ ra TOE=0 : ngoõ ra ôû traïng thaùi Hi-Z. TOE=1 : ngoõ ra laø döõ lieäâu Q1-Q4. 11-14 Q1-Q4 Three State Data (output) : Boán ngoõ ra ba traïng thaùi ñöôïc ñieàu khieån bôûi chaân TOE. 15 StD Delay Steering (output): Tích cöïc möùc cao, thoâng baùo tín hieäu DTMF ñaõ ñöôïc giaûi maõ ñöôïc choát ôû ngoû ra,
- saün saøng xuaát ra ôû chaân Q1-Q4 khi TOE=1. Trôû veà möùc logic thaáp khi ñieän aùp treân chaân St/GT nhoû hôn ñieän aùp ngöôõng (VTSt ). 16 Est Early Steering (output) :tích cöïc möùc cao, baùo coù tín hieäu DTMF, taïo thôøi gian ñeå giaõi maõ tone sang tín hieäu sang soá. Khi maát tín hieäu DTMF seõ trôû veà möùc thaáp. 17 St/GT Steering Input/Guard time (Output) Bidirectional: Khi ñieän aùp chaân naøy lôùn hôn ñieän aùp ngöôõng (VTSt) thì ghi nhaän giaûi maõ moät tone vaø choát döõ lieäu ôû ngoû ra. Khi ñieän aùp nhoû hôn ñieän aùp ngöôõng thì giaûi phoùng thieát bò ñeå chuaån bò nhaän moät tone môùi. 18 VDD Nguoàn cung caáp, thöôøng laø +5V. TOÙM TAÉT TEÂN VAØ CHÖÙC NAÊNG CAÙC CHAÂN CUÛA IC MT8870 BAÛNG GIAÛI MAÕ CUÛA MT8870 Digit TOE INH ESt Q4 Q3 Q2 Q1 ANY L X H Z Z Z Z 1 H X H 0 0 0 1 2 H X H 0 0 1 0 3 H X H 0 0 1 1 4 H X H 0 1 0 0 5 H X H 0 1 0 1 6 H X H 0 1 1 0 7 H X H 0 1 1 1 8 H X H 1 0 0 0 9 H X H 1 0 0 1 0 H X H 1 0 1 0 * H X H 1 0 1 1 # H X H 1 1 0 0 A H L H 1 1 0 1 B H L H 1 1 1 0 C H L H 1 1 1 1 D H L H 1 0 0 0
- A H H L khoâng giaõi maõ caùc giaù trò naøy ngoû ra vaãn giöõ giaù trò cuõ cuûa laàn B H H L giaûi maõ tröôùc ñoù C H H L D H H L L = LOGIC LOW, H = LOGIC HIGH, Z = HIGH IMPEDANCE X = DON'T CARE
- 7.IC 74164: Caùc thoâng soá cô baûn cuûa hoï 74ls loaïi ghi dòch Ñieän theá cung caáp : vcc = 4.75 5.25v Doøng ra möùc cao : ioh = 400a Doøng ra möùc thaáp : iol = 8ma Taàn soá xung ck : f = 25 mhz Ñoä roäng xung ck : clr = 20ns Doøng vaøo möùc cao : iih = 2 a Doøng vaøo möùc thaáp : iil = (-0.6 -0.4)a Doøng cung caáp max : imax = 25ma Nguoàn cung caáp 5V vaø GND ñöôïc laáy töø nguoàn cung caáp beân ngoaøi. Baûng söï thaät: Inputs Outputs Clear Clock A B QA QB …. QH L X X X L L L H L X X QA0 QB0 QH0 H H H H QAn QGn H L X L QAn QGn H X L L QAn QGn
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p2
5 p | 78 | 6
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p7
5 p | 57 | 5
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p10
5 p | 46 | 5
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p5
5 p | 64 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p9
5 p | 63 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p8
5 p | 80 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p5
5 p | 56 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p4
5 p | 48 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p3
5 p | 55 | 4
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p1
5 p | 65 | 4
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p10
5 p | 72 | 4
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p4
5 p | 71 | 3
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p9
5 p | 56 | 3
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p6
5 p | 54 | 3
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p3
5 p | 62 | 3
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p8
5 p | 64 | 3
-
Giáo trình phân tích quy trình ứng dụng nguyên lý tích hợp trong điều chỉnh tối ưu của hệ thống p6
5 p | 79 | 3
-
Giáo trình phân tích quy trình ứng dụng tinh lọc tính dính kết trong quy trình tạo alit p2
5 p | 64 | 3
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn