Giáo trình xử lý ảnh y tế Tập 4 P11

Chia sẻ: Cinny Cinny | Ngày: | Loại File: PDF | Số trang:6

Thêm vào BST

Báo xấu

98
lượt xem 8
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Trong sự sắp xếp của dây chuyền lắp ráp, tất cả các công đoạn đều bận tại tất cả các thời điểm. Thời gian để điền đầy một dây chuyền, với dây chuyền này rỗng ban đầu, được gọi là thời gian tiềm tàng. Thông thường, thời gian tiềm tàng tăng lên nếu các công đoạn nhỏ đi. Tất nhiên, thời gian trễ cho mỗi ngăn thì quan trọng hơn thời gian tiềm tàng. Hầu hết các nhà sản xuất đều cố gắng giảm thòi gian trễ mỗi ngăn và tăng thời gian tiềm tàng. ...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình xử lý ảnh y tế Tập 4 P11

Trong sự sắp xếp của dây chuyền lắp ráp, tất cả các công đoạn đều bận tại tất cả các thời điểm. Thời gian đ ể điền đầy một dây chuyền, với dây chuyền này rỗng ban đầu, được gọi là thời gian tiềm tàng . Thông thường, thời gian tiềm tàng tăng lên nếu các công đoạn nhỏ đi. Tất nhiên, thời gian trễ cho mỗi ngăn thì quan trọng hơn thời gian tiềm tàng. Hầu hết các nhà sản xuất đều cố gắng giảm thòi gian trễ mỗi ngăn và tăng th ời gian tiềm tàng. Dạng xử lý này được gọi là xử lý đồng thời, nếu tất cả các ngăn (hoặc các phần tử xử lý) đều bận đồng thời. Để lọc một ảnh 512  512 điểm dùng một bộ lọc 2  2 IIR trên má y IBM 486 -25 MHz đòi hỏi thời gian vào kho ảng một phút. H.T. Kung nh ận thấy rằng phần lớn các vấn đề xử lý tín hiệu có thể xem xét d ưới dạng cấu trúc pipeline trong đó các ngăn là các ph ần tử. Các kiểu cấu trúc này gọi là cấu trúc tâm thu của H.T. Kung. Từ tâm thu (systolic) có nghĩa là một sự thu về. Trong hệ thống sinh vật, nó biểu diễn cho sự quay trở về tim của máu. Trong một hệ thống điện, xung nhịp truyền tín hiệu được đưa từ một phần tử xử lý n ày đến một phần tử tiếp theo một cách nhịp nhàng, như chúng ta th ấy ở ph ần sau đây. 16.4 Thực hiện tâm thu các bộ lọc FIR Để giải thích hoạt động của thực hiện tâm thu chúng ta bắt đầu với bộ lọc 2  2 FIR. Biểu thức truy hồi biểu diễn quan hệ giữa tín hiệu đầu ra và đ ầu vào được cho bởi 2 2 y(n, m)    aij x(n  i, m  j ) (16.20) i  0 j 0 Biểu thức (16.20) có thể viết lại theo: 2 2 2 y( n, mx)   a0 j x (n, m  j )   aij x( n  1, m  j )   a2 j x( n  2, m  j ) (16.21) j 0 j 0 j 0  y1 ( n, m)  y2 ( n  1, m)  y3 ( n  2, m) Ở đây y1 (n, m)  a00 x (n, m)  a 01 x (n, m  1)  a 02 x(n, m  2) (16.22) (16.23) y2 (n  1, m)  a10 x (n  1, m)  a11 x (n  1, m  1)  a12 x (n  1, m  2) y3 (n  2, m)  a 20 x(n  2, m)  a 21 x(n  2, m  1) (16.24)  a 22 x(n  2, m  1) Mỗi biểu thức trên chỉ xử lý một dòng ngang trên ảnh. y1(n,m) cho dòng thứ n, y2(n-1,m) cho dòng n -1 và y3(n-2,m) cho dòng n-2 . Mặc dù vậy mỗi phần tử đều có thể thực hiện một cách độc lập, và bộ lọc có thể xây dựng từ ba phần tử thực hiện dùng các dây trễ. Trong công nghiệp, một số công ty đã sản xuất các chip thực hiện các bộ lọc FIR một hay hai chiều ví dụ như Zoran sản xuất bộ vi xử lý lọc số vào năm 1980 với tốc độ 25 MHz. 422
Biểu thức cho y1(n,m) có thể thực hiện, chẳng hạn, bằng cấu trúc trong hình 16.8a. Cấu trúc của một phần tử xử lý được cho trong hình 16.8b. Các chốt master-slave trong mỗi phần tử đ ược xoá trước khi bắt đầu tất cả các dòng quét. Dữ liệu mỗi điểm được đưa vào mỗi lần, và đưa đến cho tất cả các phần tử xử lý. Giả thiết rằng d ãy tín hiệu đầu vào là x00, x01, x02, …, x0M, x011, x12, …, .v.v. (M là kích thước hàng tính theo điểm trong tín hiệu hai chiều), hoạt động của mạch điện theo các bước sau: Xung nhịp 1: y1  a 00 x00 y /' 1  a 01 x 00 y1 / /  a 02 x00 Xung nhịp 2: y1  a 00 x01  y1/  a 00 x01  a 01 x00 y / 1  a 01 x 01  y1/ /  a 01 x 01  a 02 x 00 y // 1  a 02 x 01 Xung nhịp 3: y1  a 00 x 02  y /  a 00 x 02  a 01 x01  a 02 x 00 y / 1  a 01 x02  y1 / /  a 01 x 02  a 02 x 01 y1/ /  a 00 x02 . . . ...v.v... 423
H ình 16.8 (a) Thực hiện y1(n,m); (b) Phần tử xử lý (PE). Bảng 16.2 giới thiệu kết quả của phép nhân tích luỹ trong mỗi PE sau mỗi chu kỳ xung nhịp. Như đ ã nói ở phần trư ớc, mạch điện của hình 16.8a thoả mãn biểu thức (16.22). Các mạch điện tương tự có thể tìm thấy cho y2(n-1,m) và y2(n -2,m). Kết quả thực hiện bộ lọc FIR cho trong hình 16.9. Sau xung nhịp M, ở đây M là chiều rộng ảnh tính theo điểm, SR1 sẽ được lưu trong hàng đầu tiên: x0M, x0M-1, …, x00. Tại xung nhịp M+1, x00 được truyền đến h àng th ứ hai của các P E, và x10 đến hàng đầu tiên. Quá trình xử lý diễn ra tiếp tục nh ư sau: Xung nhịp M+1: y2  a10 x 00 y2 /  a11 x00 y2 / /  a12 x 00 và y1  a 00 x10 y / 1  a01 x10 y / / 1  a 02 x10 Vì th ế y(1,0)  y1 (1,0)  y 2 (0,0)  a 00 x10  a10 x 00 424
. . . ...v.v... Hình 16.9 Th ực hiện bộ lọc FIR 2  2. Coi rằng độ rộng của ảnh là M điểm ảnh. Vì vậy, h ình 16.9 là thực hiện của một bộ lọc FIR bậc hai. Các PE trong hình 16.9 được xác định trong thiết kế, và cấu trúc modular rất cao, cụ thể để phát triển th ành các bộ lọc bậc cao chỉ cần thêm các phần tử PE và các thanh ghi dịch. Thiết kế kiểu n ày rất thuận tiện trong trường hợp bậc của bộ lọc tăng lên. Chú ý: bởi vì lần đặt cuối cùng các chốt trong ba PE {a00, a 10, a20}, tín hiệu đầu ra đư ợc đặt trước về không, cụ thể, 0.0, y(0,0), y(0,1), …, cho tất cả các dòng. Câu hỏi bây giờ là: Cấu trúc này biểu diễn một hệ thống pipeline nh ư thế nào? Để xác định một hệ thống pipeline chúng ta sẽ dùng một mô hình pipeline cơ bản cho trong hình 16.7. Nó phải thoả m ãn hai đ iều kiện sau đây: Tốc độ đưa vào được xác định bằng tốc độ đưa vào thấp nhất của một PE trong dây chuyền. Th ời gian trễ ban đầu (thời gian cần để điền đầy pipeline lúc ban đầu) phải b ằng tổng của các thời gian trễ của các ngăn riêng lẻ dọc theo đ ường đi độc lập chậm nhất. Từ các phân tích của hình 16.9 chúng ta thấy: Tốc độ đưa vào được quyết định bằng thời gian trễ của một phần tử PE, mà xác định một phép nhân và một phép cộng. 425
Th ời gian trễ bằng thời gian trễ của một PE. Nếu điều kiện 2 không thoả m ãn, cấu trúc này không là một cấu trúc pipeline thật sự. Tuy nhiên, đây là một một điều kiện quan trong m à h ệ thống cần phải thoả mãn. Trong phần sau này chúng ta sẽ thấy một hệ thống pipeline cụ thể có thể có tốc độ hoạt động nhanh hơn. Một cấu trúc nh ư trong h ình 16.9 được H.T.Kung gọi là cấu trúc nửa tâm thu. Tất cả các cấu trúc n ày cũng được gọi là cấu trúc tâm thu kiểu mức từ (word -level-type), nếu thời gian trễ được quyết định bằng các phép nhân và các phép cộng dữ liệu chiều d ài một từ (word). Các phân tích của cấu trúc trên dẫn chúng ta phát triển một cấu trúc mới. Kỹ thuật này dùng bởi Sunder theo các bước sau: 1 . Dùng quy tắc Horner hoặc kỹ thuật tính giá trị đa thức trên miền z biểu diễn của bộ lọc để rút ra một tập hợp các biểu thức truy hồi. 2 . Từ biểu thức truy hồi, cấu trúc của PE và các m ảng tâm thu được rút ra. Chúng ta sẽ rút ra xấp xỉ trên hàm bộ lọc 1-D FIR được cho bởi N Y ( z )   h( k ) z  k X ( z ) (16.25) k 0 Bằng cách thay Y với một đơn vị trễ, cụ thể, Y ( z )  Y ( z ) z 1 , và viết lại biểu thức chúng ta được Y ( z )  h(0) X ( z ) z 1  h(1) X ( z ) z 2  ...  h( N ) X ( z ) z  N (16.26) Đặt X 0  X ( z ) z 1 X k  X k 1 z 1 Vì th ế, biểu thức (16.26) có thể viết lại theo: Y ( z )  h (0) X 0  h(1) X 1  h (2) X 2  ...  h( N ) X N (16.27) = h(0) X 0  (h(1) X 1  (h(2) X 2  (...  (h ( N ) X N )...)  Biểu thức (16.27) có thể biểu diễn như m ột tập hợp các biểu thức truy hồi (16.28) Yi  hi X i  Yi 1 0i N với YN 1  0 và Y ( z )  YN Biểu thức (16.28) chiếu lên một cấu trúc nh ư trong hình 16.10. Tất cả cấu trúc mà không được dùng truyền đi được coi là cấu trúc tâm thu thực sự. Chú ý thời gian trễ tổng là một chu kỳ xung nhịp. Trong chu kỳ xung nhịp đầu tiên, đầu ra là không, trong chu k ỳ xung nhịp thứ hai tín hiệu ra đầu tiên của bộ lọc được đưa ra. Điều kiện thứ hai mà xác định một hệ thống pipeline thực sự 426
(thời gian trễ bằng tổng của các thời gian trễ của các PE riêng lẻ) không đ ược tho ả m ãn cho cấu trúc n ày. Hình 16.10 (a) Cấu trúc của PE; (b) Thực hiện tâm thu của bộ lọc 1-D. Trong một bộ lọc 1-D FIR chúng ta sẽ cho rằng có N+1 PE, ở đ ây N là bậc của bộ lọc. Vì vậy, để rút ra được cấu trúc pipeline thực sự chúng ta cần nhân biểu thức (16.26) để cung cấp một cấu trúc với thời gian trễ tổng của N+1 chu kỳ xung nhịp. Điều này được thực hiện nếu thay Y(z) b ằng Y(z)z-(N+1) N Y ( z )  z ( N 1)  h( k ) z k X ( z ) (16.29) k 0 Y(z) b ây giờ là thời gian trễ tổng của N+1 chu k ỳ. Biểu thức (16.29) có thể viết lại theo: N Y ( z )  z 1  z ( N k ) h( k ) z 2 k X ( z ) (16.30) k 0 1 -N - (N -1) -2 - 2N  z (z h(0)X(z) + z h(1)X(z)z + ... + h(N)X(z)z ) Đặt X 0  X ( z) X 1  X ( z ) z 2  X 0 z 2 X 2  X ( z ) z  4  X 1 z 2 X k  X k 1 z  2 ho ặc (16.31) Vì vậy, biểu thức (16.30) có thể viết th ành Y ( z )  z 1 (h ( N ) X N  h( N  1) X N 1 z 1  ...  h(0) X 0 z  N ) m à có thể viết lại th ành Y ( z )  z 1 ( h( N ) X N  z 1 ( h( N  1) X N 1  z 1 ( h( N  2) X N  2  (16.32)  z 1 (...  z 1 ( h( 0) X 0 )...)) Biểu thức (16.32) có thể rút ra từ biểu thức truy hồi sau: 427