intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE

Mạch khuếch đại công suất với cấu trúc đơn giản, hiệu suất cao cho ứng dụng 5G băng tần 6 GHz

Chia sẻ: Liễu Yêu Yêu | Ngày: | Loại File: PDF | Số trang:6

21
lượt xem
3
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài viết "Mạch khuếch đại công suất với cấu trúc đơn giản, hiệu suất cao cho ứng dụng 5G băng tần 6 GHz" trình bày thiết kế mạch khuếch đại công suất băng tần 6 GHz, hướng đến ứng dụng cho thông tin 5G trong tương lai. So với các phương pháp truyền thống, mạch được thiết kế với cấu trúc đơn giản, chỉ tập trung tối ưu các tham số mạch tại tần số cơ bản nhằm đảm bảo hiệu suất đủ cao vừa đạt được kích thước tương đối nhỏ gọn với chi phí thấp. Mời các bạn cùng tham khảo!

Chủ đề:
Lưu

Nội dung Text: Mạch khuếch đại công suất với cấu trúc đơn giản, hiệu suất cao cho ứng dụng 5G băng tần 6 GHz

  1. Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022) Mạch khuếch đại công suất với cấu trúc đơn giản, hiệu suất cao cho ứng dụng 5G băng tần 6 GHz Trần Thị Thu Hương∗ , Lương Duy Mạnh∗ ∗ Khoa Vô tuyến điện tử Đại học Kỹ thuật Lê Quý Đôn Email: huongttt_10385@mta.edu.vn Tóm tắt—Bài báo trình bày thiết kế mạch khuếch đại và độ tuyến tính lớn. Tùy thuộc vào ứng dụng cụ thể công suất băng tần 6 GHz, hướng đến ứng dụng cho thông để lựa chọn phương pháp thiết kế phù hợp, tuy nhiên tin 5G trong tương lai. So với các phương pháp truyền vẫn phải đảm bảo các chỉ tiêu còn lại trong giới hạn thống, mạch được thiết kế với cấu trúc đơn giản, chỉ tập cho phép. Chỉ tiêu về hiệu suất là khả năng biến đổi trung tối ưu các tham số mạch tại tần số cơ bản nhằm đảm bảo hiệu suất đủ cao vừa đạt được kích thước tương đối năng lượng một chiều thành năng lượng tín hiệu xoay nhỏ gọn với chi phí thấp. Kết quả đồng mô phỏng mạch chiều có ích ở đầu ra. Do đó, hiệu suất là chỉ tiêu quan cấp độ trường điện từ và mạch nguyên lý cho thấy, mạch trọng nhất trong các ứng dụng yêu cầu về tiết kiệm năng cho công suất ra 4 W, hệ số khuếch đại công suất trên lượng. Đây là chỉ tiêu thiết yếu trong nâng cao tuổi thọ 12 dB với hiệu suất 62.0% tại tần số 6 GHz và trên 55% của thiết bị, đặc biệt là đối với các thiết bị cho ứng dụng trong băng thông 200 MHz từ 5.88 GHz tới 6.08 GHz. cơ động và có giá thành cao. Các chế độ công tác của bộ Từ khóa—5G, PAE, mạch phối hợp trở kháng. KĐCS liên quan đến hiệu suất bao gồm các chế độ công tác truyền thống phân loại theo góc cắt A, AB, B, C và I. GIỚI THIỆU các chế độ trong đó transistor hoạt động như chuyển Truyền thông thế hệ thứ 5 (5G: 5th Generation) bắt mạch (switch) gồm chế độ D, E, F. Các bộ KĐCS chế đầu từ năm 2019 và đang được triển khai rộng rãi hiện độ chuyển mạch có khả năng đạt hiệu suất cao hơn so nay với hàng loạt các nghiên cứu lý thuyết và ứng dụng. với các chế độ truyền thống, tuy nhiên cần áp dụng các Hệ thống 5G có nhiều sự cải tiến vượt bậc so với hệ kỹ thuật đặc biệt như gia công điện áp và dòng điện đầu thống 4G về tốc độ truyền dữ liệu, số lượng người dùng ra transistor nhằm giảm khu vực chồng lấn giữa điện áp và thời gian giữ chậm truy nhập. Cụ thể, tốc độ truyền và dòng điện, giúp giảm công suất tổn hao trên transistor dữ liệu cực đại cao gấp 20 lần, số lượng người dùng và phương pháp xử lý hài bậc cao [2]. Nhược điểm của cực đại trên đơn vị diện tích lớn hơn 10 lần và thời các mạch khuếch đại công suất chế độ chuyển mạch là gian giữ chậm truy nhập giảm đi 10 lần [1]. Dải tần kích thước và độ phức tạp tương đối cao, đặc biệt là khi cho các ứng dụng 5G gồm băng tần sub-6 GHz và dải xử lý hài sử dụng các stub ngắn/hở mạch sẽ làm tổn hao sóng mm. Hệ thống thông tin 5G ứng dụng công nghệ mạch tăng lên và giới hạn dải tần làm việc của mạch. đa đầu vào-đa đầu ra (mMIMO: massive Multiple Input- Chất lượng bộ KĐCS phụ thuộc không chỉ vào phương Multiple Output), trong đó máy phát sử dụng rất nhiều pháp thiết kế mà còn phụ thuộc vào chất lượng phần anten và mỗi anten được kết nối tới một bộ khuếch đại tử trong mạch, đặc biệt là công nghệ phần tử tích cực công suất riêng [2]. Một trong các thành phần quan hay transistor. Transistor GaN HEMT có điện áp đánh trọng nhất trong hệ thống thông tin 5G là bộ khuếch thủng và độ linh động điện tử cao, cho phép hoạt động đại công suất (PA: Power Amplifier) vì bộ khuếch đại ở điện áp cao, dải tần hoạt động lớn và đạt được hiệu công suất (KĐCS) có giá thành cao nhất, tiêu thụ năng suất cao [3]. Phương pháp chế tạo và đóng gói của GaN lượng nhiều nhất so với các mạch khác trong hệ thống, HEMT làm cho giá thành sản phẩm thấp [4]. Một số ngoài ra nó có vai trò quyết định đến các chỉ tiêu quan nghiên cứu trước đây khi thiết kế tầng khuếch đại công trọng của tuyến phát như: công suất phát, độ tuyến tính suất đơn đã sử dụng phương pháp xử lý hài để tăng hiệu và năng lượng tiêu thụ. Có hai xu hướng thiết kế bộ suất, tuy nhiên kích thước mạch tương đối lớn. Nhóm khuếch đại công suất chính hiện nay đó là hiệu suất cao tác giả J. Enomoto, R. Ishikawa, và K. Honjo [5] đã ISBN 978-604-80-7468-5 78
  2. Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022) kháng tại hài bậc cao, điều này sẽ làm cho kích thước SRC2 SRC1 Vdc=Vd V mạch tăng lên và dải thông bị thu hẹp lại đáng kể. Để Vdc=Vg V đơn giản hóa phương pháp thiết kế và giảm kích thước Mҥch mạch, mạch phối hợp trở kháng vào/ra trong bài báo Mҥch ÿӏnh thiên ÿӏnh thiên này chỉ thực hiện nhiệm vụ phối hợp trở kháng tại tần Mҥch PHTK ra số cơ bản, các điều kiện trở kháng tại các hài bậc cao Mҥch PHTK R1 vào R2 sẽ được thỏa mãn nhờ điều chỉnh đặc tuyến tần số của R=50 Ohm R=50 Ohm mạch PHTK. Tần số hoạt động cơ bản được chọn là 6 GHz, nhằm phục vụ cho các ứng dụng 5G băng tần sub- 6 GHz. Phần tử khuếch đại là transistor TGF2977-SM Hình 1: Sơ đồ khối mạch khuếch đại công suất. của hãng Qorvo, có kích thước đóng gói 3 mm × 3 mm. Transistor loại GaN trên SiC HEMT có mức công suất 5 W tại điểm nén 3 dB và dải tần làm việc từ DC tới 12 thiết kế mạch khuếch đại công suất sử dụng kỹ thuật xử GHz. Phương pháp thiết kế mạch phối hợp trở kháng lý hài bậc hai có kích thước mạch 64 mm × 50 mm và vào/ra sử dụng bộ lọc thông thấp dạng Chebyshev và đạt được hiệu suất PAE (Power Added Efficiency) cực được hiện thực bằng các đường truyền nhảy bậc. Việc đại 79% tại tần số 2.02 GHz. Nhóm tác giả K. Unal loại bỏ các stub trong mạch PHTK giúp giảm tổn hao và và M. B. Yelten đã thiết kế mạch khuếch đại công suất cải thiện dải thông cho mạch. Mạch KĐCS được thiết kế đạt được hiệu suất 56.5% tại tần số 3.6 GHz [6]. Một trên phần mềm Keysight ADS phiên bản 2019 của hãng nghiên cứu khác của tác giả Y. Park và các đồng nghiệp Keysight. Vật liệu điện môi được sử dụng là RO4350B đã dùng phương pháp điều khiển hài độc lập để thiết của Rogers với hằng số điện môi εr = 3.48 và hệ số kế mạch khuếch đại công suất tại tần số cao hơn là 5.8 tổn hao tanδ = 0.0037 tại tần số 10 GHz. GHz và đạt được hiệu suất PAE cực đại bằng 63.5% [7]. A. Mạch phối hợp trở kháng vào Các nghiên cứu [5] và [7] được đề cập đều sử dụng kỹ thuật triệt hài dùng các stub để đạt được hiệu suất cao, Mạch phối hợp trở kháng vào được thiết kế sử dụng dẫn đến kích thước mạch lớn và dải thông bị hẹp lại do phương pháp mạch lọc thông thấp dạng Chebyshev có các stub tương đương như các khung cộng hưởng có độ sơ đồ như Hình 2. Bộ lọc thông thấp có nhiệm vụ biến phẩm chất lớn. đổi trở kháng 50 Ω thành trở kháng nguồn ZS . Theo Trong bài báo này, nhóm tác giả đề xuất thiết kế một datasheet của transistor do nhà sản xuất cung cấp thì bộ KĐCS với cấu trúc đơn giản, nhỏ gọn, không sử trở kháng nguồn cho hiệu suất tối ưu tại tần số 6 GHz dụng các stub triệt hài. Bộ KĐCS sử dụng transistor là ZS = 6.601 − j ∗ 22.501 Ω. Sơ đồ nguyên lý của GaN HEMT của Qorvo với chi phí thấp và dải tần làm mạch phối hợp trở kháng vào dùng mạch dải được mô việc rộng. Các mạch phối hợp trở kháng (PHTK) được tả trong Hình 3. Mạch gồm ba đường truyền siêu cao tần thiết kế dạng bộ lọc thông thấp với các đường truyền trở mắc nối tiếp có độ rộng khác nhau, tương ứng với trở kháng nhảy bậc trên vật liệu RO4350B của Rogers [8], kháng đặc tính khác nhau. Kích thước của mạch được [9]. Mục tiêu thiết kế hướng đến kích thước nhỏ gọn, tính toán từ mạch phần tử tập trung lý tưởng, sau đó hiệu suất cao mà vẫn đảm bảo các chỉ tiêu kỹ thuật trong điều chỉnh tối ưu ở cấp độ nguyên lý và cấp độ trường dải tần công tác của băng tần 6 GHz. Phần còn lại của điện từ (EM) để đạt được các chỉ tiêu phối hợp như bài báo được tổ chức như sau. Phần II mô tả phương mong muốn. Hình 4 minh họa đặc tính phối hợp của pháp thiết kế cụ thể cho từng phần của mạch. Phần III mạch phối hợp trở kháng vào theo tần số. Kết quả mô minh họa và phân tích, đánh giá các kết quả mô phỏng phỏng cho thấy, mạch đạt được hệ số phản xạ S11 cực mạch. Kết luận bài báo được trình bày trong phần IV. tiểu −26.535 dB và hệ số truyền S21 đạt −0.261 dB tại tần số 6 GHz. Các chỉ tiêu đạt được của mạch PHTK II. PHƯƠNG PHÁP THIẾT KẾ vào là tốt và phản ánh độ chính xác của quy trình thiết Sơ đồ khối của mạch KĐCS đơn được mô tả trong kế. Hình 1. Mạch gồm các thành phần chính: phần tử tích cực GaN HEMT của Qorvo mã hiệu TGF2977-SM, các B. Mạch phối hợp trở kháng ra mạch phối hợp trở kháng (PHTK) vào/ra và mạch định Thiết kế mạch phối hợp trở kháng ra tương tự như thiên. Thông thường, để cải thiện hiệu suất, kỹ thuật mạch vào, thay trở kháng nguồn ZS bởi trở kháng tải triệt hài thường được sử dụng và yêu cầu phải có thêm ZL = 7.652 + j ∗ 16.683 Ω. Sau khi tối ưu kích thước một số phần tử như các stub để tạo ra các điều kiện trở của các đường truyền, sơ đồ mạch phối hợp trở kháng ISBN 978-604-80-7468-5 79
  3. Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022) MTCH 0 0 LPF dB(S(2,1)) TermG1 TermG2 -10 -5 (dB) Z=50 Ohm Z=ZS* Ohm (dB) Hình 2: Sơ đồ khối mạch phối hợp trở kháng vào. -20 -10 TL1 TL2 TL3 TermG1 W=6 mm W=0.4 mm W=2.9 mm L=5.3 mm TermG2 Z=50 Ohm L=1.96 mm L=8.36 mm Z=6.601+j*22.501 Ohm -30 -15 4 5 6 7 8 Hình 3: Sơ đồ nguyên lý của mạch phối hợp trở kháng vào. Tҫn sӕ (GHz) Hình 6: Tham số tín hiệu nhỏ của mạch phối hợp trở kháng ra. ra dùng mạch dải như trong Hình 5. Đặc tính phối hợp của mạch được cho trong Hình 6. Hệ số phản xạ S11 đạt C cực tiểu −29.386 dB và hệ số truyền S21 đạt −0.108 PartNumber=GRM1555C1H1R9BA01 dB tại tần số 6 GHz. Các chỉ tiêu đạt được của mạch PHTK ra cũng là rất tốt và phản ánh độ chính xác của TL3 quy trình thiết kế. W=0.25 mm L=1.8 mm Curve1 C. Mạch định thiên W=0.25 mm Angle=90 Mạch định thiên có nhiệm vụ cấp nguồn một chiều Radius=0.5 mm cho mạch, đồng thời cách ly về mặt xoay chiều với Curve2 mạch. Trong bài báo này, mạch định thiên sử dụng đường W=0.25 mm TL2 Angle=90 truyền lý tưởng có chiều dài λ/4 tại tần số 6 GHz, vừa W=0.25 mm TL1 Radius=0.5 mm có tác dụng cấp nguồn cho cực G và cực D vừa có tác L=2.07 mm W=0.25 mm dụng ngăn cách ảnh hưởng của tín hiệu cao tần tới nguồn L=2.6 mm một chiều. Tụ lọc nguồn có trở kháng nhỏ tại tần số 6 GHz để ngắn mạch các tín hiệu cao tần. Tụ được lấy từ TermG1 Z=50 Ohm thư viện Murata phiên bản 2206e. Sau đó, đường định Hình 7: Sơ đồ nguyên lý của mạch định thiên. 0 0 thiên được biến đổi thành đường truyền mạch dải trên dB(S(2,1)) (dB) -10 -5 vật liệu RO4350B. Để giảm kích thước của mạch thì (dB) đường định thiên được uốn thành hình dạng như trong -20 -10 Hình 7. Kích thước các đoạn đường truyền của mạch định thiên được tối ưu sao cho trở kháng đầu vào của -30 -15 nó là rất lớn tại tần số 6 GHz. Đặc tính tần số của mạch 4 5 6 7 8 định thiên được mô tả trong Hình 8. Kết quả mô phỏng Tҫn sӕ (GHz) chỉ ra trở kháng đầu vào mạch định thiên đạt cực đại tại 6 GHz và có giá trị 10.29 kΩ, lớn hơn nhiều so với Hình 4: Tham số tín hiệu nhỏ của mạch phối hợp trở kháng vào. trở kháng đặc tính là 50 Ω. TL1 TL2 TL3 D. Sơ đồ toàn mạch W=2.26 mm W=4.72 mm W=0.4 mm L=1.68 mm L=8.3 mm L=2.97 mm Sơ đồ nguyên lý của toàn mạch được cho trong Hình 9. Lưu ý rằng trong sơ đồ này, mạch định thiên đã được ghép với mạch phối hợp trở kháng vào/ra bằng cách tách TermG1 TermG2 Z=7.652-j*16.683 Ohm Z=50 Ohm đoạn đường truyền TL3 ở mạch phối hợp trở kháng vào (Hình 3) thành TL4 và TL5, và tách đoạn đường truyền Hình 5: Sơ đồ nguyên lý của mạch phối hợp trở kháng ra. TL2 ở mạch phối hợp trở kháng ra (Hình 5) thành TL10 ISBN 978-604-80-7468-5 80
  4. Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022) 12 (k ) TrZin_BiasLine/1e3 8 kháng vào, 4 ӣ 0 Mạch 4 5 6 7 8 ra ҫn sӕ GHz Tfreq, (GHz) Hình 8: Đặc tính tần số của mạch định thiên. (a) và TL11. Kích thước của các đoạn phân tách được tinh chỉnh quanh giá trị ban đầu để cải thiện hiệu suất của mạch. Các tụ ghép tín hiệu vào/ra dùng cùng loại với tụ thông RF tại 6 GHz. Đầu vào và đầu ra của mạch được mắc thêm các đoạn đường truyền 50 Ω để kết nối với các connector SMA. Chỉ tiêu của mạch được đánh giá thông qua mô phỏng EM và sau đó thực hiện đồng mô phỏng (Cosimulation) để cho độ chính xác cao. Sơ đồ đồng mô phỏng được cho trong Hình 10. Kích thước layout của mạch (Hình 11) là 36.97 mm × 19.44 mm. Mạch vào III. MÔ PHỎNG VÀ ĐÁNH GIÁ (b) Mạch định thiên cấp nguồn cho transistor làm việc ở chế độ AB với điện áp nguồn cấp cho cực G, VG = Hình 9: Sơ đồ nguyên lý của mạch khuếch đại công suất. (a) Mạch −2.77 V, và cực D, VD = 32 V. Điện áp, dòng điện, vào. (b) Mạch ra. và công suất tín hiệu vào transistor của thành phần tần số cơ bản lần lượt là Vi , Ii , và Pin . Điện áp, dòng điện, và công suất tín hiệu ra của thành phần tần số cơ bản theo thứ tự là Vo , Io , và Pout . Công suất tín hiệu ra của Để đánh giá tín hiệu lớn, mạch được mô phỏng sử thành phần tần số cơ bản được tính như sau. dụng phân tích Harmonic Balance nhằm kiểm tra ảnh hưởng của các hài bậc cao. Kết quả mô phỏng mạch Pout (W) = 0.5Re[Vo × Io∗ ] (1) cấp độ nguyên lý được cho trong Hình 12. Công suất đầu vào Pin được khảo sát trên một dải từ −10 dBm Pout (dBm) = 10log10 (Pout (W ) × 1000) (2) tới +30 dBm. Ở phạm vi mức công suất vào Pin ≤ 18 Công suất tiêu thụ nguồn một chiều được tính như dBm, hệ số khuếch đại công suất G ≥ 16 dB. Khi mức dưới đây. công suất vào lớn hơn thì công suất ra bị bão hòa, do đó hệ số khuếch đại bị suy giảm. Hiệu suất PAE đạt cực Pdc (W) = VG0 × IG0 + VD0 × ID0 (3) đại 68.3% tại Pin = 23.5 dBm. Khi đó, công suất ra Pout = 36.5 dBm và hệ số khuếch đại đạt G = 13.0 dB. Trong đó, VG0 và IG0 lần lượt là điện áp và dòng điện Thực hiện đồng mô phỏng EM và mạch nguyên lý trên một chiều trên cực G. VD0 và ID0 theo thứ tự là điện dải tần từ 5 GHz tới 7 GHz. Các tham số tín hiệu lớn áp và dòng điện một chiều trên cực D. gồm công suất ra Pout , hệ số khuếch đại G và hiệu suất Hệ số khuếch đại công suất của mạch tính như sau. PAE đạt cực đại tại lân cận 6 GHz, như được minh họa G(dB) = Pout (dBm) − Pin (dBm) (4) trong Hình 13. Ở mức công suất vào Pin bằng 23 dBm và 24 dBm thì hiệu suất PAE đạt cực đại 62%, công suất Hiệu suất PAE của mạch có công thức như dưới đây. ra trên 36 dBm. Khi thực hiện đồng mô phỏng do ảnh Pout (W) − Pin (W) hưởng của tương thích trường điện từ giữa các đường PAE(%) = × 100 (5) Pdc (W) truyền nên hiệu suất bị giảm đi khoảng 6% so với mạch ISBN 978-604-80-7468-5 81
  5. Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022) 40 80 (dB) (dBm) 30 60 PAE (%) i, ҥ ÿ 20 40 H s khu ch Công su t ra, Ӄ ҩ ӕ 10 20 Mạch ra Ӌ 0 0 -10 0 10 20 30 (a) Công suҩt vào, (dBm) Hình 12: Tham số tín hiệu lớn của mạch nguyên lý của mạch khuếch đại công suất. dBm dBm 40 80 HӋ sӕ khuӃch ÿҥi, (dB) (dBm) 30 60 PAE (%) Mạch vào (b) 20 40 Công suҩt ra, 10 20 Hình 10: Sơ đồ đồng mô phỏng của mạch khuếch đại công suất. (a) Mạch vào. (b) Mạch ra. 0 0 5.0 5.5 6.0 6.5 7.0 Tҫn sӕ (GHz) Hình 13: Tham số tín hiệu lớn của mạch đồng mô phỏng của mạch khuếch đại công suất. 19.44 mm mạch (36.97 mm × 19.44 mm) nhỏ hơn nhiều. Bài báo [6] thiết kế bộ khuếch đại công suất đạt hiệu suất PAE cực đại 56.5% tại 3.6 GHz, thấp hơn so mạch của bài 36.97 mm báo này về PAE và tần số làm việc. Bài báo [7] đạt hiệu suất PAE cực đại là 63.5% tại 5.8 GHz, tức là có Hình 11: Layout của mạch khuếch đại công suất. PAE cao hơn 1.5% so với mạch này nhưng tần số làm việc thấp hơn 200 MHz. Như vậy, bài báo này đề xuất mô hình mạch khuếch đại công suất với phương pháp nguyên lý. Trong phạm vi băng thông 200 MHz từ 5.88 thiết kế đơn giản để giảm kích thước mạch đồng thời có GHz tới 6.08 GHz, hiệu suất đạt trên 55%. giá thành thấp mà vẫn đảm bảo hiệu suất ở mức tương Bảng I so sánh các tham số của mạch khuếch đại công đối cao trong khi các chỉ tiêu về công suất ra và hệ số suất được thiết kế trong bài báo này với các nghiên cứu KĐCS vẫn được đảm bảo. trước đây. Từ Bảng I, có thể thấy một số điểm đáng chú ý như sau. Bài báo [5] có hiệu suất PAE cực đại 79% tại IV. KẾT LUẬN 2.02 GHz và kích thước mạch 64 mm × 50 mm, trong Bài báo đã trình bày phương pháp thiết kế mạch khi mạch trong bài báo này có hiệu suất PAE nhỏ hơn khuếch đại công suất với cấu trúc đơn giản, chi phí nhưng tần số làm việc (6 GHz) cao hơn và kích thước thấp nhưng vẫn đảm bảo hiệu suất cao tại băng tần 6 ISBN 978-604-80-7468-5 82
  6. Hội nghị Quốc gia lần thứ 25 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2022) Bảng I: So sánh với các công bố trước đây tại băng tần sub-6 GHz amplifier technology trend for 5G and beyjond 5G base stations,” Bài báo Dải tần (GHz) Pout (dBm) G (dB) PAE (%) Kích thước mạch (mm) IEICE Trans. Electron., vol. E104-C, no. 10, pp. 526–533, 2021. [5] 1.68−2.12 50 - 70−79 64 mm × 50 mm [2] T. Qi and S. He, “Power up potential power amplifer technologies [6] 3.3−3.6 41.3−41.7 16.33−17.4 55.7−56.5 - for 5G apllications,” IEEE Microwave Magazine, vol. 20, no. 6, [7] 5.8 47.2 10.2 63.5 - pp. 89–101, 2019. Bài 5.88 36.5 12.5 55.8 36.97 mm × 19.44 mm báo 6.0 36.4 13.4 62.0 [3] Y.-Q. Lin and A. Patterson, “Design solutions for 5G power này 6.08 36.6 13.6 55.6 amplifers using 0.15µm and 0.25 µm GaN HEMTs,” in Proc. 2020 Internaltional Symposium on VLSI Design, Automation and Test (VLSI-DAT), 2020, Conference Proceedings, pp. 1–3. [4] S. Nakajima, “GaN HEMTs for 5G base station applications,” in GHz. Với tiêu chí thiết kế mạch nhỏ gọn và giá thành Proc. 2018 IEEE International Electron Devices Meeting (IEDM), thấp, bài báo đã sử dụng phương pháp thiết kế nhằm tối 2018, Conference Proceedings, pp. 320–323. ưu các tham số mạch tại tần số cơ bản và không sử dụng [5] J. Enomoto, R. Ishikawa, and K. Honjo, “Second harmonic treatment technique for bandwidth enhancement of GaN HEMT phương pháp triệt hài dùng stub. Các điều kiện hài được amplifier with harmonic reactive terminations,” IEEE Trans. Mi- thực hiện ngay trên mạch PHTK vào/ra tại tần số cơ bản. crowave Theory and Techniques, vol. 65, no. 12, pp. 4947 – 4952, Kết quả mô phỏng mạch nguyên lý và mạch đồng mô 2017. [6] K. Unal and M. B. Yelten, “GaN-based high-efficiency class AB phỏng đạt được các hiệu suất PAE cực đại tương đối cao power amplifier design for sub-6 GHz 5G transmitter systems,” in 68.3% và 62.0%. Mức công suất đầu ra tại PAE cực đại Proc. 2021 International Conference on Electrical and Electronics đối với mạch đồng mô phỏng là khoảng 36 dBm với hệ Engineering (ELECO), 2021, Conference Proceedings, pp. 90–93. [7] Y. Park, D. Minn, S. Kim, J. Moon, and B. Kim, “A highly số KĐCS trên 12 dB trong dải thông 200 MHz. Với các efficient power amplifer at 5.8 GHz using independent harmonic chỉ tiêu đạt được, cấu trúc mạch đã đề xuất hứa hẹn sẽ control,” IEEE Microwave and Wireless Components Letters, sử dụng tốt trong các thiết bị của hệ thống 5G. vol. 27, no. 1, pp. 76–78, 2016. [8] Z. Dai, S. He, J. Peng, C. Huang, W. Shi, and J. Pang, “A semi- LỜI CẢM ƠN analytical matching approach for power amplifier with extended Chebyshev function and real frequency technique,” IEEE Trans. Nghiên cứu này được tài trợ một phần bởi Công ty Microwave Theory and Techniques, vol. 65, no. 10, pp. 3892– TNHH GIẢI PHÁP CÔNG NGHỆ ĐIỆN TỬ VIỆT. 3902, 2017. [9] Z. Zhuang, Y. Wu, Q. Yang, M. Kong, and W. Wang, “Broadband TÀI LIỆU THAM KHẢO power amplifier based on a generalized step-impedance quasi- Chebyshev lowpass matching approach,” IEEE Trans. Plasma [1] K. Yamanaka, S. Shinjo, Y. Komatsuzaki, S. Sakata, K. Nakatani, Science, vol. 48, no. 1, pp. 311–318, 2020. and Y. Yamaguchi, “Overview and prospects of high power ISBN 978-604-80-7468-5 83
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
7=>1