Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1

Chia sẻ: Tran Van Duong | Ngày: | Loại File: PDF | Số trang:7

Thêm vào BST

Báo xấu

225
lượt xem 88
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Các logic block Cấu trúc và nội dung của logic block được gọi là kiến trúc của nó. Kiến trúc của logic block có thể được thiết kế theo nhiều cách khác nhau. Một số logic block có thể chỉ đơn giản là các cổng AND hai ngõ nhập. Các logic block khác có cấu trúc phức tạp hơn như các multiplexer hay các bảng dò tìm (look-up table). Trong một số loại FPGA, các logic block có thể có cấu trúc hoàn toàn giống PAL. Hầu hết các logic block chứa một số loại flip-flop để hỗ trợ cho việc...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1

Chương 1: CAÁU TRUÙC TOÅNG QUAÙT CUÛA FPGA I. Caáu truùc chung 1. Caùc logic block Caáu truùc vaø noäi dung cuûa logic block ñöôïc goïi laø kieán truùc cuûa noù. Kieán truùc cuûa logic block coù theå ñöôïc thieát keá theo nhieàu caùch khaùc nhau. Moät soá logic block coù theå chæ ñôn giaûn laø
caùc coång AND hai ngoõ nhaäp. Caùc logic block khaùc coù caáu truùc phöùc taïp hôn nhö caùc multiplexer hay caùc baûng doø tìm (look-up table). Trong moät soá loaïi FPGA, caùc logic block coù theå coù caáu truùc hoaøn toaøn gioáng PAL. Haàu heát caùc logic block chöùa moät soá loaïi flip-flop ñeå hoã trôï cho vieäc thöïc hieän caùc maïch tuaàn töï. 2. Khoái I/O (IOB) Moãi chaân I/O cuûa linh kieän XC4000 coù moät IOB laäp trình ñöôïc vôùi caùc buffer töông thích vôùi caùc möùc tín hieäu cuûa TTL vaø CMOS. Noù ñöôïc söû duïng nhö moät loái ra, loái vaøo hoaëc port 2 chieàu. Moät IOB ñöôïc ñònh caáu hình nhö moät loái vaøo coù theå coù loái vaøo tröïc tieáp, choát. Vôùi vieäc ñònh caáu hình moät loái ra, IOB coù loái ra tröïc tieáp. Loái ra boä ñeäm cuûa IOB coù boä ñieàu khieån skew vaø slew. Caùc thanh ghi coù giaù trò ñoái vôùi ñöôøng daãn loái vaøo loái ra cuûa moät IOB ñöôïc truyeàn caùc xung ñaûo rieâng bieät. Coù moät set vaø reset toaøn cuïc. 3. Caùc nguoàn keát noái Caáu truùc vaø noäi dung cuûa caùc nguoàn keát noái trong FPGA ñöôïc goïi laø kieán truùc routing (routing architecture). Kieán truùc routing goàm caùc ñoaïn daây noái vaø caùc chuyeån maïch laäp trình ñöôïc. Caùc chuyeån maïch laäp trình ñöôïc coù theå coù nhieàu caáu taïo khaùc nhau nhö: pass-transistor ñöôïc ñieàu khieån bôûi cell RAM, caùc caàu chì nghòch (anti-fuse), EPROM transistor vaø EEPROM transistor. Gioáng nhö logic block, coù nhieàu caùch khaùc nhau ñeå thieát keá caùc kieán truùc routing. Moät soá FPGA cung caáp nhieàu keát noái ñôn giaûn giöõa caùc logic block, moät soá khaùc cung caáp ít keát noái hôn neân routing phöùc taïp hôn. II. Caùc loaïi FPGA treân thò tröôøng
Phaàn naøy giôùi thieäu moät soá hoï FPGA cuûa caùc haõng, trong ñoù giôùi thieäu kieán truùc FPGA cuûa caùc haõng lôùn Quicklogic, Xilinx, Actel vaø Altera Coâng ty Kieán truùc toång Kieåu khoái Coâng ngheä laäp quaùt Logic trình Xilinx Symetrical Lookup Table Static RAM Array Actel Row-based Multiplexer- Anti-fuse based Altera Hierarchical- PLD Block EPROM PLD Plessey Sea-of-gates NAND-gate Static RAM Plus Hierarchical- PLD Block EPROM PLD AMD Hierarchical- PLD Block EEPROM PLD QuickLogic Symetrical Multiplexer- Anti-fuse Array based Algotronix Sea-of-gates Multiplexer & Static RAM Based Gates Concurrent Sea-of-gates Multiplexer & Static RAM Based Gates Crosspoint Row-based Transitor Pairs Anti-fuse & Multiplexer CHÖÔNG II: MAÏCH XS40 I. Ñaëc ñieåm
XS40_005XL goàm coù:  XC4005XL FPGA  Vi ñieàu khieån 8031  SRAM 32K Byte  Boä dao ñoäng laäp trình ñöôïc 100MHz  Coång song song  Coång chuoät, baøn phím loaïi PS/2  Coång monitor VGA  Led 7 ñoaïn  84 chaân giao tieáp vôùi XSTEND board  Socket EFROM noái tieáp  Jack caém nguoàn 9V DC  Möùc ñieän theá quy ñònh 5V/3.3V  Daây caùp taûi qua coång LPT  Phaàn meàm tieän ích XSTOOL Maïch XS40_005XL laø lyù töôûng cho vieäc thöïc hieän caùc thieát keá vôùi FPGA, laäp trình vi ñieàu khieån hoaëc codesign phaàn cöùng/phaàn meàm. XC4005XL goàm 9000 coång, hoaït ñoäng ôû möùc theá laø 5V. Vì vaäy ta coù theå noái noù ñeán caùc chip TTL. Thieát keá logic soá ñöôïc naïp vaøo FPGA. Vi ñieàu khieån söû duïng FPGA nhö moät boä xöû lyù chung. SRAM 32K byte löu tröõ hoaëc cung caáp nhöõng chöông trình/döõ lieäu vi ñieàu khieån nhö vieäc löu tröõ thoâng duïng ñoái vôùi thieát keá FPGA cô baûn. XC4005XL noái tieáp cuûa FPGAs ñöôïc hoã trôï bôûi phaàn meàm XILINX Foundation vaø Alliance Series.
Hình 1: Moâ taû caùc thaønh phaàn treân maïch XS40 II. Moâ taû maïch XS40 1. Nguoàn ñieän Maïch XS40 söû duïng nguoàn 9V ñeå thöïc hieän caùc thieát keá logic vôùi boä vi ñieàu khieån. Ñaët maïch XS40 treân moät beà maët khoâng daãn ñieän, sau ñoù caém nguoàn vaøo jack J9 cuûa maïch nhö hình 2. Maïch quy ñònh ñieän theá seõ taïo ra möùc theá ñöôïc yeâu caàu bôûi phaàn coøn laïi cuûa XS40. 2. Keát noái Breadboard Moät maïch con khoâng haøn coù theå noái ñeán hai haøng chaân cuûa maïch XS40 vôùi nhöõng loã caém caùch nhau 0.1” (toát nhaát neân choïn moät trong nhöõng maïch chuaån cuûa A.C.E). Khi caém vaøo, taát caû caùc chaân cuûa FPGA, vi ñieàu khieån vaø SRAM ñeàu ñöôïc noái ñeán nhöõng maïch khaùc treân breadboard. (Caùc con soá ñöôïc ghi beân caïnh caùc haøng chaân cuûa maïch XS40 töông öùng vôùi soá cuûa chaân FPGA). Nguoàn ñieän vaãn coù theå ñöôïc caém vaøo chaân J9 cuûa maïch XS40 hoaëc ñöôïc caém tröïc tieáp thoâng qua moät soá chaân ôû beân döôùi cuûa maïch. Chæ caàn noái nguoàn +5V, +3.3V vaø noái mass ñeán caùc
chaân cuûa maïch XS40. (Söû duïng nguoàn +3.3V neáu maïch XS40 chöùa loaïi XC4000XL cuûa FPGA). Loaïi maïch XS40 Chaân Chaân +5V Chaân +3.3V GND XS40-005E 52 2 ; 54 None V1.4 XS40-005XL 52 2 54 V1.4 XS40-010E 52 2 ; 54 None V1.4 XS40-010XL 52 2 54 V1.4 XS40-010 52 2 ; 54 None V1.4 Baûng 1: Nguoàn ñieän cung caáp cho caùc chaân cuûa maïch XS40 Hình 2: Caùc keát noái beân ngoaøi cuûa maïch XS40
Hình 3: Söï saép xeáp caùc thaønh phaàn treân maïch XS40