Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 5
lượt xem 63
download
Phần mềm tiện ích XSTOOL Hiện nay XILINX cung cấp các công cụ cho việc lập trình họ FPGAs và CPLDs. Một vài phiên bản gần đây của phần mềm XILINX tạo ra các file dạng bitstream tương thích với mạch XS40. XESS corp. cung cấp thêm tiện ích XSTOOLs cho việc giao tiếp một máy tính với một mạch XS40. Phần mềm tiện ích XSTOOL này bao gồm các chức năng sau: Kiểm tra mạch Lập trình tạo tần số cho bộ dao động trên mạch Download các thiết kế vào KIT Nạp dữ liệu...
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 5
- Chương 5: PHAÀN MEÀM HOÃ TRÔÏ THIEÁT KEÁ I. Phaàn meàm tieän ích XSTOOL Hieän nay XILINX cung caáp caùc coâng cuï cho vieäc laäp trình hoï FPGAs vaø CPLDs. Moät vaøi phieân baûn gaàn ñaây cuûa phaàn meàm XILINX taïo ra caùc file daïng bitstream töông thích vôùi maïch XS40. XESS corp. cung caáp theâm tieän ích XSTOOLs cho vieäc giao tieáp moät maùy tính vôùi moät maïch XS40. Phaàn meàm tieän ích XSTOOL naøy bao goàm caùc chöùc naêng sau: Kieåm tra maïch Laäp trình tạo taàn soá cho boä dao ñoäng treân maïch Download caùc thieát keá vaøo KIT Naïp döõ lieäu vaøo KIT 1. Kieåm tra maïch XS40 Moãi laàn laép ñaët maïch XS40 vaø caùc jumper ôû caáu hình maëc ñònh cuûa chuùng thì maïch coù theå ñöôïc kieåm tra baèng caùch söû duïng tieän ích GUI-based GXSTEST nhö sau: Nhaáp vaøo bieåu töôïng (ñaõ coù treân maøn hình neàn khi caøi ñaët XSTOOLS). Sau ñoù hieän cöûa soå: Keá tieáp, ta seõ choïn loaïi coång song song maø maïch XS40 ñöôïc keát noái töø danh saùch pulldown Port. GXSTEST baét ñaàu vôùi
- coång LPT1 nhö maëc ñònh, nhöng ta cuõng coù theå choïn coång LPT2 hoaëc LPT3 tuyø thuoäc vaøo caáu hình maùy tính. Sau khi choïn coång song song, ta choïn loaïi maïch XS40 ñang caàn kieåm tra töø danh saùch pulldown Board Type. Sau ñoù nhaáp choïn nuùt TEST ñeå baét ñaàu thuû tuïc kieåm tra. GXSTEST seõ ñònh daïng FPGA ñeå chaïy thuû tuïc kieåm tra treân maïch XS40. Sau vaøi giaây, neáu vieäc kieåm tra ñöôïc thöïc hieän thaønh coâng thì LED 7 ñoaïn hieån thò O. Ngöôïc laïi neáu E hieån thò treân LED 7 ñoaïn thì vieäc kieåm tra thaát baïi. Cöûa soå traïng thaùi seõ xuaát hieän treân maøn hình maùy tính ñeå khai baùo cho ta bieát vieäc kieåm tra thaønh coâng hay thaát baïi. Neáu kieåm tra maïch XS40 thaát baïi, ta seõ thaáy danh saùch kieåm tra thoâng baùo nguyeân nhaân cuûa vieäc kieåm tra khoâng thaønh coâng ñoù. Neáu tình traïng khoâng phaûi laø moät trong nhöõng nguyeân nhaân ñoù thì ta seõ kieåm tra maïch XS40 baèng moät maùy tính khaùc. 2. Laäp trình cho boä dao ñoäng cuûa maïch XS40 Maïch XS40/XSP coù moät boä dao ñoäng laäp trình ñöôïc taàn soá 100MHz. Taàn soá chính 100MHz coù theå ñöôïc chia bôûi caùc heä soá töø 1,2,…ñeán 2050 ñeå laáy xung töø 100MHz, 50MHz, …xuoáng 48.7KHz töông öùng. Caùc taàn soá ñaõ chia naøy ñöôïc göûi ñeán phaàn coøn laïi cuûa maïch XS40/XSP nhö moät tín hieäu xung. Caùc soá chia (öôùc soá) ñöôïc löu tröõ ôû boä nhôù coá ñònh trong chip cuûa boä dao ñoäng ñeå noù tieáp tuïc hoaït ñoäng ôû taàn soá ñaõ ñöôïc chöông trình hoaù baát cöù khi naøo nguoàn ñieän ñöôïc caáp cho maïch XS40/XSP. Caùc soá chia ñaëc bieät coù theå löu tröõ vaøo chip cuûa boä dao ñoäng baèng caùc söû duïng tieän ích GUI-based GXSSETCLK nhö sau: Nhaáp choïn bieåu töôïng (ñaõ coù treân maøn hình neàn khi caøi ñaët XSTOOLS). Sau ñoù hieän ra cöûa soå:
- Böôùc keá tieáp laø choïn coång song song maø maïch XS40/XSP ñöôïc keát noái töø danh saùch pulldown Port. GXSSETCLK baét ñaàu vôùi coång song song LPT1 nhö ñaõ maëc ñònh, nhöng ta cuõng coù theå choïn coång song song LPT2 hoaëc LPT3 tuyø theo caáu hình maùy tính. Sau ñoù choïn loaïi maïch XS40/XSP töø danh saùch pulldown Board Type. Keá tieáp, ta ñöa vaøo moät soá chia coù giôùi haïn trong khoaûng töø 1 ñeán 2050 vaøo oâ Divisor vaø nhaáp choïn nuùt SET. Sau ñoù caùc leänh lieân tuïc ñöôïc cho bôûi GXSSETCLK ñeå ñaët caùc shunt, di chuyeån vaø löu tröõ nguoàn ñieän trong suoát quaù trình laäp trình cho boä dao ñoäng. Khi quaù trình treân hoaøn taát, taàn soá môùi seõ ñöôïc laäp trình ñeå ñöa vaøo DS1075 Tín hieäu xung ngoaïi coù theå ñöôïc thay theá cho boä dao ñoäng noäi taàn soá 100MHz cuûa DS1075. Vieäc kieåm tra hoäp choïn xung ngoaïi seõ cho pheùp ñaëc tính naøy trong chip cuûa boä taïo dao ñoäng laäp trình ñöôïc. Neáu ñieàu naøy ñöôïc choïn, ta seõ phaûi töï cung caáp xung ngoaïi cho maïch XS40/XSP thoâng qua chaân 64 sau ñoù. 3. Laäp trình Phaàn naøy seõ cho bieát laøm theá naøo ñeå download moät thieát keá logic töø maùy tính vaøo maïch XS40 vaø laøm sao ñeå löu tröõ moät thieát keá trong EEFROM noái tieáp tuyø yù maø khi caáp nguoàn ñieän vaøo thì noù seõ hoaït ñoäng. a. Download caùc thieát keá vaøo maïch XS40
- Trong giai ñoaïn trieån khai vaø kieåm tra, thoâng thöôøng ta seõ keát noái maïch XS40 ñeán coång song song cuûa maùy tính vaø download maïch moãi khi thay ñoåi noù. Download moät thieát keá FPGA vaøo maïch XS40 baèng caùch söû duïng tieän ích GXSLOAD nhö sau: Nhaáp choïn bieåu töôïng (ñaõ coù saün treân maøn hình neàn khi caøi ñaët XSTOOLS). Sau ñoù xuaát hieän cöûa soå nhö hình: Choïn coång song song maø maïch XS40 ñöôïc keát noái ñeán töø danh saùch pulldown Port. Thoâng thöôøng GXSLOAD ñöôïc maëc ñònh vôùi coång song song LPT1 nhöng ta coù theå choïn coång song song LPT2 hoaëc LPT3 tuyø theo caáu hình cuûa maùy tính. Sau ñoù choïn loaïi maïch XS40 ñang söû duïng töø danh saùch pulldown Board Type. Sau khi thieát laäp loaïi maïch vaø coång song song, ta taûi caùc file .BIT ñeán FPGA treân maïch XS40 baèng caùch keùo chuùng ñeán vuøng FPGA/CPLD cuûa GXSLOAD nhö cöûa soå beân döôùi:
- Moãi laàn reâ nuùt chuoät traùi vaø thaû file, file coù veät saùng xuaát hieän trong vuøng FPGA/CPLD vaø nuùt Load trong cöûa soå GXSLOAD ñöôïc cho pheùp. Nhaáp choïn nuùt Load file coù veät saùng seõ ñöôïc göûi ñeán maïch XS40 thoâng qua keát noái coång song song. Caùc file .BIT chöùa caáu hình caùc bitstream ñöôïc naïp vaøo FPGA. GXSLOAD seõ boû ñi nhöõng file khoâng cho pheùp download. Trong suoát quaù trình download, GXSLOAD seõ hieån thò teân file vaø quaù trình download hieän thôøi.
- Ta coù theå keùo vaø thaû nhieàu file trong vuøng FPGA/CPLD. Khi nhaáp choïn chuoät vaøo moät file thì teân file ñoù saùng vaø choïn noù ñeå download. Chæ coù moät file coù theå ñöôïc choïn ñeå download ôû moät thôøi ñieåm. Nhaáp keùp vaøo file coù veät saùng thì file ñoù seõ khoâng ñöôïc choïn. Vì vaäy khoâng coù file naøo ñöôïc download. Khi ñoù nuùt Load seõ khoâng ñöôïc pheùp b. Löu tröõ maø khoâng xoaù caùc thieát keá trong maïch XS40 FPGA treân maïch XS40 löu tröõ caáu hình cuûa noù treân chip cuûa SRAM vaø ñöôïc xoaù baát cöù khi naøo nguoàn ñieän ñöôïc ngaét. Moät khi thieát keá ñöôïc hoaøn thaønh, ta coù theå löu tröõ bitstream trong
- moät EEFROM noái tieáp ñöôïc ñaët treân socket U7 cuûa maïch XS40. EEFROM seõ ñònh daïng FPGA ñeå hoaït ñoäng ngay khi nguoàn ñieän ñöôïc caáp vaøo. XILINX XC1700 laø moät loaït caùc EEFROM noái tieáp töông thích vôùi maïch XS40. Hôn nöõa, XC1700 chæ coù theå laäp trình moät laàn (OTP), vì vaäy caàn phaûi coù moät chip môùi moãi laàn thay ñoåi thieát keá logic. Baûng 3 lieät keâ caùc chip EEFROM noái tieáp caàn ñeå löu tröõ caùc file bitstream ñoái vôùi moãi loaïi maïch XS40 Loaïi maïch XS40 Kích thöôùc EEPROM XILINX Bitstream XS40-005E 95,008 XC17128E XS40-005XL 151,960 XC17256E XS40-010E 178,144 XC17256E XS40-010XL 283,424 XC1701 XSP-010 95,008 XC17S10 Baûng 3: Giôùi thieäu caùc EEPROM noái tieáp cuûa haõng XILINX ñoái vôùi moãi loaïi maïch XS40 khaùc nhau Ngoaøi ra caàn phaûi löïa choïn vieäc löu tröõ caùc thieát keá vaøo EEPROM noái tieáp AT7C256 Atmel laäp trình laïi ñöôïc. Neáu maïch XS40-005E, XS40-005XL hoaëc maïch XS40-010E ñöôïc söû duïng thì maïch XS40 coù theå laäp trình tröïc tieáp treân chip Atmel vaø caùc FPGA treân caùc maïch naøy coù caùc file bitstream coù kích thöôùc phuø hôïp vôùi AT7C256. Thieát keá ñöôïc naïp vaøo EEPROM Atmel baèng caùch keùo file .BIT vaøo vuøng Flash/EEPROM vaø nhaáp vaøo nuùt Load. Tuaàn töï caùc böôùc ñöa döõ lieäu vaøo boä nhôù laø nhö sau: i. Toaøn boä EEPROM ñöôïc xoaù. ii. FPGA treân maïch XS40 ñöôïc laäp trình ñeå taïo ra moät giao dieän giöõa EEPROM vaø coång song song.
- iii. Noäi dung cuûa file .BIT ñöôïc download vaøo EEPROM thoâng qua coång song song Moãi laàn caùc thieát keá ñöôïc naïp vaøo EEPROM, caùc böôùc tieáp theo seõ ñònh daïng maïch XS40 töø EEPROM khi caáp ñieän i. Thaùo daây caùp taûi töø boä noái J1 cuûa maïch XS40. (Coù theå söû duïng leänh XSPORT 0 ñeå ñaûm baûo 2 bit cao cuûa coång song song ñeàu ôû möùc logic 0. Caùc bit naøy ñöôïc noái ñeán caùc chaân cheá ñoä cuûa FPGA vaø phaûi ôû möùc logic 0 hoaëc FPGA seõ khoâng caáp ñieän ôû cheá ñoä hoaït ñoäng noái tieáp). ii. Ñaët shunt ôû jumper J10. Khi ñoù FPGA ñöôïc ñaët ôû cheá ñoä hoaït ñoäng noái tieáp ñeå noù caáp moät tín hieäu xung ñeán EEPROM vaø tuaàn töï naïp caáu hình töø EEPROM vaøo FPGA. iii. Thaùo boû caùc shunt ôû caùc jumper J4 vaø J11. Ñieàu naøy ngaên caûn maïch giao dieän PC treân XS40 khoâng bò nhieãu khi coù tín hieäu xung töø FPGA. iv. Caáp nguoàn ñieän vaøo maïch XS40. FPGA seõ ñöôïc ñònh daïng töø EEPROM noái tieáp. Ta coù theå noái laïi daây caùp neáu caàn xen caùc tín hieäu kieåm tra vaøo caùc thieát keá ñang söû duïng chöông trình XSPORT c. Download vaø Upload döõ lieäu ñeán RAM hoaëc töø RAM treân maïch XS40 Maïch XS40 chöùa RAM 32Kbytes hoaëc 128KByte, noäi dung cuûa noù coù theå download vaø upload baèng GXSLOAD. Ñieàu naøy thuaän lôïi cho vieäc khôûi chaïy RAM vôùi döõ lieäu söû duïng baèng FPGA vaø ñoïc noäi dung cuûa RAM sau khi FPGA hoaït ñoäng. RAM ñöôïc naïp döõ lieäu baèng caùch keùo vaø thaû moät hoaëc nhieàu file .EXO, .MCS, .HEX, vaø/hoaëc file .XES vaøo vuøng RAM cuûa
- cöûa soå GXSLOAD vaø sau ñoù nhaáp vaøo nuùt Load. Tuaàn töï caùc böôùc ñöa döõ lieäu vaøo boä nhôù laø nhö sau: i. FPGA treân maïch XS40 ñöôïc laäp trình laïi ñeå taïo ra moät giao dieän giöõa thieát bò RAM vaø coång song song cuûa maùy tính ii. Noäi dung cuûa caùc file .EXO, .MCS, .HEX hoaëc .XES ñöôïc download vaøo RAM thoâng qua coång song song. Döõ lieäu caùc file seõ vieát ñeø leân nhau neáu ñòa chæ truøng laáp. iii. Sau khi döõ lieäu ñaõ download vaøo RAM, moät vaøi file bitstream coù veät saùng trong vuøng FPGA/CPLD ñöôïc download vaøo FPGA treân maïch XS40. Ngoaøi ra FPGA vaãn coøn ñònh caáu hình nhö moät giao dieän treân RAM. Noäi dung cuûa RAM ñöôïc kieåm tra baèng caùch upload noù ñeán maùy tính. Ñeå upload döõ lieäu töø moät vuøng ñòa chæ trong RAM, goõ caùc ranh giôùi cao vaø thaáp vaøo vuøng High Address vaø Low Address beân döôùi vuøng RAM vaø choïn daïng muoán löu tröõ döõ lieäu ñang söû duïng trong danh saùch pulldown Upload Format. Sau ñoù choïn bieåu töôïng file, keùo vaø thaû noù vaøo moät vaøi danh muïc. Tuaàn töï caùc böôùc ñöa döõ lieäu vaøo boä nhôù laø nhö sau: i. FPGA treân maïch XS40 ñöôïc laäp trình laïi ñeå taïo ra giao dieän giöõa thieát bò RAM vaø coång song song cuûa maùy tính ii. Döõ lieäu RAM giöõa ñòa chæ cao vaø thaáp ñöôïc upload thoâng qua coång song song. iii. Döõ lieäu ñaõ upload ñöôïc löu tröõ ôû daïng file ñöôïc ñaët teân laø RAMUPLD coù phaàn môû roäng töông öùng vôùi file ñònh daïng.
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1
7 p | 224 | 88
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 3
8 p | 4171 | 78
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6
10 p | 257 | 70
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 13
6 p | 184 | 51
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8
11 p | 181 | 50
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 19
7 p | 165 | 50
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 4
7 p | 142 | 47
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 9
9 p | 131 | 41
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 10
9 p | 132 | 39
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 23
16 p | 137 | 39
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 14
10 p | 141 | 31
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 16
6 p | 141 | 31
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25
9 p | 155 | 30
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 22
10 p | 114 | 28
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 15
7 p | 120 | 25
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 21
9 p | 99 | 22
-
Bài giảng Thiết kế hệ thống vi xử lý: Chương 3 - Nguyễn Hồng Quang
16 p | 193 | 13
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn