Thiết kế và thi công Card Ghi-Đọc EPROM, chương 4

Chia sẻ: Nguyen Van Dau | Ngày: | Loại File: PDF | Số trang:12

Thêm vào BST

Báo xấu

81
lượt xem 12
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tín hiệu Rết dùng để khi khởi động 8225A khi cấp điện, khi bị Rết các thanh ghi bên trong của 8255A đều bị xoá và 8255A ở trạng thái sẳn sàng làm việc. Khi giao tiếp với Micỏpcesô?, ngõ vào tín hiệu Rết này được kết nối với tín hiệu Rết Out của Micỏpcesô?. Tín hiệu Chip select CS\ dùng để lựa chọn 8255A khi Micỏpcesô? giao tiếp với nhiều 8255A.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế và thi công Card Ghi-Đọc EPROM, chương 4

Chương 4: GIÔÙI THIEÄU 8255A III.1 CAÁU TRUÙC PHAÀN CÖÙNG: 8085A laø IC ngoaïi vi ñöôïc cheá taïo theo coâng ngheä LSI duøng ñeå giao tieáp song song giöõa Microprocessor vaø thieát bò ñieàu khieån beân ngoaøi. Sô ñoà chaân vaø sô ñoà logic: PA3 PA4 PA2 PA5 PA1 PA6 PA0 PA7 RD\ WR\ PA7- CS\ RESET PA0 GN D0 D7-D0 D D1 PC7- A1 D2 PC4 8255A A0 D3 RD\ PC7 D4 WR\ PC6 D5 RESET PC5 D6 PC3- PC4 D7 A0 PC0 PC0 VCC A1 PC1 PB7 CS\ PB7- PC2 PB6 PB0 PC3 PB5 PB0 PB4 PB1 PB3 PB2 Teân caùc chaân 8255A: D7 – D0 : Data bus (Bi – Direction) RESET: reset input CS\: Chip select
RD\: Read input WR\: Write input A0-A1: Pord Address PA7 – PA0: Port A PB7 – PB0: Port B PC7 – PC0: Port C 8255A giao tieáp vôùi Microprocessor thoâng qua 3 bus: bus döõ lieäu 8 bit D7 – D0, bus ñòa chæ A1A2, bus ñieàu khieån RD\, WR\, CS\, Reset. Maõ leänh, thoâng tin traïng thaùi vaø döõ lieäu ñeàu ñöôïc truqeàn treân 8 ñöôøng döõ lieäu D7 – D0. Microprocessor gôûi döõ lieäu ñeán 8255A hoaëc Microprocessor ñoïc döõ lieäu töø 8255A tuøy thuoäc vaøo leänh ñieàu khieån. Caùc ñöôøng tính hieäu RD\, WR\, cuûa 8255A ñöôïc keát noái vôùi caùc ñöôøng RD\, WR\ cuûa Microprocessor. Tín hieäu Reset duøng ñeå khi khôûi ñoäng 8225A khi caáp ñieän, khi bò Reset caùc thanh ghi beân trong cuûa 8255A ñeàu bò xoùa vaø 8255A ôû traïng thaùi saún saøng laøm vieäc. Khi giao tieáp vôùi Microprocessor, ngoõ vaøo tín hieäu Reset naøy ñöôïc keát noái vôùi tín hieäu Reset Out cuûa Microprocessor. Tín hieäu Chip select CS\ duøng ñeå löïa choïn 8255A khi Microprocessor giao tieáp vôùi nhieàu 8255A. 8255A coù 3 port xuaát nhaäp (I/O) coù teân laø Port A, port B, Port C, moãi Port 8 bit. Port A goàm caùc bit PA0 – PA7, Port B goàm caùc bit PB0 – PB7, Port C goàm caùc bit PC0 – PC7. Caùc Port naøy coù theå laø caùc Port Input hoaëc Output tuøy thuoäc vaøo leänh ñieàu khieån, leänh ñieàu khieån do Microprocessor gôûi ñeán chöùa trong
thanh ghi leänh (coøn goïi laø thanh ghi ñieàu khieån) ñeå ñieàu khieån 8255A. Caùc ñöôøng ñòa chæ A1 A0 cuûa 8255A duøng ñeå löïa choïn caùc Port vaø thanh ghi. A1 A0 = 002 duøng ñeå choïn caùc Port A, A1 A0 = 012 duøng ñeå choïn caùc Port B, A1 A0 = 102 duøng ñeå choïn caùc Port C, A1 A0 = 112 duøng ñeå choïn thanh ghi ñieàu khieån. Trong sô ñoà khoái cuûa 8255A, caùc Port I/O cuûa 8255A chia ra laøm 2 nhoùm: nhoùm A goàm Port A vaø 4 bit cao cuûa Port C, nhoùm B goàm Port B vaø 4 bit thaáp cuûa Port C. Ñeå söû duïng caùc Port cuûa 8255A ngöôøi laäp trình phaûi gôûi leänh ñieàu khieån ra thanh ghi ñieàu khieån ñeå 8255A ñònh caáu hình cho caùc Port ñuùng theo yeâu caàu maø ngöôøi laäp trình mong muoán. Caáu truùc töø ñieàu khieån cuûa 8255A:
D7 D6 D5 D4 D3 D2 D1 D0 GROUP B PORT C (LOWER) 1 = INPUT 0 = OUTPUT PORT B 1 = INPUT 0 = OUTPUT MODE SELECTION 0 = MODE 0 1 = MODE 1 GROUP A PORT C (UPPER) 1 = INPUT 0 = OUTPUT PORT A 1 = INPUT 0 = OUTPUT MODE SELECTION 00 = MODE 0 01 = MODE 1 1X = MODE 2 MODE SET FLAG 1 = ACTIVE III.2 CAÁU TRUÙC PHAÀN MEÀM: Do caùc Port ra cuûa 8255A ñöôïc chia laøm 2 nhoùm A vaø B taùch rôøi neân töø ñieàu khieån cuûa 8255A cuõng ñöôïc chia laøm 2 nhoùm. Caùc bit D2D1D0 duøng ñeå ñònh caáu hình cho nhoùm B:
 Bit D0 duøng ñeå thieát laäp 4 bit thaáp cuûa C, D0 = 0: Port C thaáp laø Port xuaát döõ lieäu, D0 = 1: Port C thaáp laø Port nhaäp döõ lieäu.  Bit D1 duøng ñeå thieát laäp Port B, D1 = 0: Port B laø Port xuaát döõ lieäu, D1 = 1: Port B laø Port nhaäp döõ lieäu.  Bit D2 duøng ñeå thieát laäp Mode ñieàu khieån chg nhoùm B:  D2 = 0: Nhoùm B hoaït ñoäng ôû Mode 0.  D2 = 1: Nhoùm B hoaït ñoäng ôû Mode 1. Caùc bit D6D5D4D3 duøng ñeå ñònh caáu hình cho nhoùm A:  Bit D3 duøng ñeå thieát laäp 4 bit cao cuûa C, D3 = 0: Port C laø Port xuaát döõ lieäu, D3 = 1: Port C laø Port nhaäp döõ lieäu.  Bit D4 duøng ñeå thieát laäp Port A, D4 = 0: Port A laø Port xuaát döõ lieäu, D4 = 1: Port A laø Port nhaäp döõ lieäu.  Bit D6 D5 duøng ñeå thieát laäp Mode ñieàu khieån cho nhoùm A:  D6 D5 = 00: Nhoùm A hoaït ñoäng ôû Mode 0.  D6 D5 = 01: Nhoùm A hoaït ñoäng ôû Mode 1.  D6 D5 = 11: Nhoùm A hoaït ñoäng ôû Mode 2. III.2.1. CAÙC NHOÙM A VAØ B ÑÖÔÏC CAÁU HÌNH ÔÛ MÖÙC 0: Töø ñieàu khieån khi 2 nhoùm A vaø B laøm vieäc ôû Mode 0: 1 0 0 D4 D3 0 D1 D0 ÔÛ caùc Mode 0 caùc Port A, Port B, Port C thaáp vaø Port C cao caùc Port xuaát hoaëc nhaäp döõ lieäu ñoäc laäp. Do coù 4 bit ñeå löïa choïn neân coù 16 töø ñieàu khieån khaùc nhau cho 16 traïng thaùi xuaát nhaäp cuûa 4 Port.
III.2.2. CAÙC NHOÙM A VAØ B ÑÖÔÏC CAÁU HÌNH ÔÛ MÖÙC 1: Töø ñieàu khieån khi 2 nhoùm A vaø B laøm vieäc ôû Mode 1: 1 0 1 D4 D3 1 D1 D0 ÔÛ Mode 1 caùc Port A vaø Port B laøm vieäc xuaát nhaäp coù choát (Strobed I/O). ôû Mode naøy 2 Port A vaø Port B hoaït ñoäng ñoäc laäp vôùi nhau vaø moãi Port coù 1 Port 4 bit ñieàu khieån döõ lieäu. Caùc Port 4 bit ñieàu khieån döõ lieäu ñöôïc hình thaønh töø 4 bit thaáp vaø 4 bit cao cuûa Port C. Khi 8255A ñöôïc caáu hình ôû Mode 1, thieát bò giao tieáp muoán 8255A nhaän döõ lieäu, thieát bò ñoù phaûi taïo ra 1 tín hieäu yeâu caàu 8255A nhaän döõ lieäu, ngöôïc laïi 8255A muoán gôûi tín hieäu ñeán 1 thieát bò khaùc, 8225A phaûi taïo ra 1 tín hieäu yeâu caàu thieát bò ñoù nhaän döõ lieäu, tín hieäu yeâu caàu ñoù goïi laø tín hieäu Strobe.  Nhoùm A laøm vieäc ôû caáu hình Mode 1:  Port A ñöôïc caáu hình laø Port nhaäp döõ lieäu. Control Word 1 0 1 1 D3 X X X INTEA PA7-PA0 PC4 STBA PC5 IBFA MODE 1 (PORT A) PC3 INTRA RD PC6,7 I/O  Chöùc naêng cuûa caùc ñöôøng tín hieäu ñöôïc trình baøy ôû hình veõ.
Caùc ñöôøng tín hieäu cuûa Port C trôû thaønh caùc ñöôøng ñieàu khieån/ döõ lieäu cuûa Port A. Bit PC4 trôû thaønh bit STBA (Strobe input – taùc ñoäng möùc thaáp), ñöôïc duøng ñeå choát döõ lieäu caùc ngoõ vaøo PA7 – PA0 vaøo maïch choát beân trong 8225A. Bit PC5 trôû thaønh bit IBFA ( Input Buffer full – taùc ñoäng möùc Control Word 1 0 1 0 D3 X X X INTEA PA7-PA0 PC7 OBFA PC6 ACKA MODE 1 (PORT A) PC3 INTRA WR PC4,5 I/O cao), duøng ñeå baùo cho thieát bò beân ngoaøi bieát döõ lieäu ñaõ ñöôïc choát vaøo beân trong. Bit PC3 trôû thaønh bit INTRA (Input request – taùc ñoäng möùc cao), bit naøy coù möùc logic 1 khi 2 bit STBA = 1, IBF = 1 vaø bit INTEA ( Interrupt Enable) ôû beân trong 8255A baèng 1. Bit INTEA ñöôïc thieát laäp möùc logic 1 hay 0 döôùi söï ñieàu khieån phaàn meàm baèng caáu truùc bit Set/Reset cuûa 8255A. ÔÛ hình veõ treân bit INTRA baèng 1 duøng ñeå cho pheùp tín hieäu IBF xuaát hieän taïi ngoõ ra INTRA cuûa coång AND. Tín hieäu INTRA taùc ñoäng ñeán ngoõ vaøo ngaét cuûa Microprocessor ñeå baùo cho Microprocessor bieát: döõ lieäu môùi ñaõ xuaát hieän ôû Port A. Chöông trình phuïc vuï ngaét seõ ñoïc döõ lieäu vaøo vaø xoùa yeâu caàu ngaét. Caùc bit coøn laïi cuûa Port C PC6, PC7 laø caùc bit xuaát nhaäp bình thöôøng tuøy thuoäc vaøo bit D3 trong töø ñieàu khieån. Caùc bit xxx ñöôïc duøng ñeå thieát laäp cho nhoùm B.
 Port A ñöôïc caáu hình laø Port xuaát döõ lieäu.  Chöùc naêng cuûa caùc ñöôøng tín hieäu ñöôïc trình baøy ôû hình veõ: Caùc ñöôøng tín hieäu cuûa Port C trôû thaønh caùc ñöôøng ñieàu khieån döõ lieäu cuûa Port A. Bit PC7 trôû thaønh OBFA (Output Buffer Full – taùc ñoäng möùc thaáâp), khi coù döõ lieäu töø Microprocessor gôûi ra Port A, tín hieäu OBFA seõ yeâu caàu thieát bò beân ngoaøi nhaän döõ lieäu. Bit PC6 trôû thaønh bit ACKA (Acknowledeg Input – taùc ñoäng möùc thaáp! thieát bò nhaän döõ lieäu duøng tín hieäu naøy ñeå baùo cho 8255A bieát döõ lieäu ñaõ ñöôïc nhaän vaø saün saøng nhaän döõ lieäu tieáp theo. Bit PC3 trôû thaønh bit INTRA (Input request – taùc ñoäng möùc cao), bit naøy coù möùc logic 1 khi 2 bit OBFA = 1, ACK = 1 vaø bit INTEA ( Interrupt Enable) ôû beân trong 8255A baèng 1. Tín hieäu INTRA taùc ñoäng ñeán ngoõ vaøo ngaét cuûa Microprocessor ñeå baùo cho Microprocessor bieát thieát bò beân ngoaøi ñaõ nhaän döõ lieäu ôû Port A. Caùc bit coøn laïi cuûa Port C: PC4, PC5 laø caùc bit xuaát nhaäp bình thöôøng tuøy thuoäc vaøo bit D3 trong töø ñieàu khieån. Caùc bit xxx ñöôïc duøng ñeå thieát laäp cho nhoùm B.  Nhoùm B laøm vieäc ôû caáu hình Mode 1:  Port B ñöôïc caáu hình laø Port nhaäp döõ lieäu.  Chöùc naêng cuûa caùc ñöôøng tín hieäu ñöôïc trình baøy nhö Control Word 1 X X X X 1 1 X INTEB PB7-PB0 PC2 STBB PC1 IBFB MODE 1 (PORT B) PC0 INTRB RD
hình veõ Caùc ñöôøng tín hieäu cuûa Port C trôû thaønh caùc ñöôøng ñieàu khieån/döõ lieäu cuûa port B. Chöùc naêng cuûa caùc bit ñieàu khieån gioáng nhö nhoùm A hoaït ñoäng ôû Mode 1.  Port B ñöôïc caáu hình laø Port xuaát döõ lieäu.  Chöùc naêng cuûa caùc ñöôøng tín hieäu ñöôïc trình baøy ôû hình veõ Caùc ñöôøng tín hieäu cuûa Port C trôû thaønh caùc ñöôøng ñieàu khieån/ döõ lieäu cuûa Port B. Chöùc naêng cuûa caùc bit ñieàu khieån gioáng nhö nhoùm A hoaït ñoäfg ôû Mode 1. Caùc bit xxx ñöôïc duøng ñeå thieát laäp cho nhoùm A, bit D0 khoâng coù taùc duïng trong tröôøng hôïp caû 2 nhoùm laøm vieäc ôû Mode Control Word 1 X X X X 1 0 X INTEB PA7-PA0 PC2 OBFB PC1 ACKB MODE 1 (PORT A) PC0 INTRB WR 1.
III.2.3. CAÙC NHOÙM A CUÛA 8255A LAØM VIEÄC ÔÛ MODE 2: Mode 2 laø kieåu hoaït ñoäng Strobed Bi-directional IO, söï khaùc bieät vôùi caùc Mode 1 laø Port coù hai chöùc naêng xuaát nhaäp döõ lieäu. Töø ñieàu khieån khi hai nhoùm A hoaït ñoäng ôû Mode 2: 1 1 X X X X X X Chöùc naêng cuûa caùc ñöôøng tín hieäu nhö hình veõ: PC3 INTRA Control Word PA2-PA0 1 0 1 1 D3 X X X PC7 OBFA MODE INTE1 PC6 ACKA (PORT A) RD INTE2 PC4 STBA PC5 IBFA WR PC2,1,0 I/O Caùc ñöôøng tín hieäu cuûa Port C trôû thaønh caùc ñöôøng ñieàu khieån/ döõ lieäu cuûa Port A. Bit PC7 trôû thaønh OBFA, PC6 trôû thaønh ACKA, PC4 thaønh STBA, PC5 thaønh IBFA vaø PC3 thaønh INTRA. chöùc naêng cuûa caùc
ñöôøng tín hieäu gioáng nhö Mode 1, chæ khaùc laø tín hieäu ngoõ ra INTRA=1 khi OBFA = 1, INTE1 =1 hoaëc IBFA=1, INTE2 =1. Caùc bit PC2,1,0 coøn laïi coù theå laø caùc bit I/O tuøy thuoäc vaøo caùc bit ñieàu khieån cuûa nhoùm B. Chuù yù: khi nhoùm A laøm vieäc ôû Mode 2, nhoùm B chæ ñöôïc pheùp hoaït ñoäng ôû Mode 0. Caáu hình cuûa töø ñieàu k`ieån Set/Reset bit INTE khi 8255A D D D D D D D D BIT SET/ RESET X X 1 = SET X 0 = RESET Don’t Care BIT SELECT 0 1 2 3 4 5 6 7 0 1 0 1 0 1 0 1 B0 0 0 1 1 0 0 1 1 B1 0 0 0 0 1 1 1 1 B2 BIT SET/ RESET FLAG 0 = ACTIVE hoaït ñoäng ôû Mode 1 hoaëc Mode 2 ñöôïc trình baøy ôû hình veõ Caáu hình naøy coøn cho pheùp Set/Reset töøng bit cuûa Port C. töø ñieàu khieån naøy khaùc vôùi töø ñieàu khieån caáu hình laø bit D7 = 0.  Bit D0 duøng ñeå Set/Reset bit INTE, khi D0 = 1 thì INTE = 1 (cho pheùp ngaét), khi D0 =0 thì INTE = 0 (khoâng cho pheùp ngaét). 3 bit D1D2D3 duøng ñeå choïn 1 bit cuûa Port C, gaùn möùc logic cuûa bit D0 cho bit cuûa Port ñaõ choïn.
Trong thöïc teá Port A vaø Port C thöôøng ñöôïc caáu hình vôùi nhieàu Mode khaùc nhau. Ví duï: nhoùm A hoaït ñoäng ôû Mode 2, nhoùm B laøm vieäc ôû Mode 0.