Kiến trúc chip FPGA

Bài viết Tối ưu hóa kiến trúc phần cứng bộ tạo ma trận ứng dụng cho hệ thống lọc biên ảnh tốc độ cao trên FPGA trình bày phương pháp tối ưu phần cứng của bộ tạo ma trận nhằm thực hiện các khối xử lý ảnh tốc độ cao trên nền FPGA. Phương pháp này dựa vào cách bố trí các khối chức năng của FPGA để tối ưu hệ thống xử lý ảnh đáp ứng tốc độ xử lý dữ liệu thời gian thực.

6p vidoctorstrange 06-05-2023 9 5   Download

Bài viết Xây dựng mô hình cấu hình lại từng phần động cho mạng trên chip trên FPGA trình bày một mô hình cấu hình lại từng phần động trên FPGA cho mạng trên chip. Mô hình cho phép cấu hình lại kích thước các bộ đệm trong bộ định tuyến tại thời gian chạy thích nghi theo trạng thái lưu lượng của các ứng dụng đưa vào mạng để tối ưu các thông số như độ trễ, thông lượng hay năng lượng tiêu thụ.

5p vijaguar 16-11-2022 25 4   Download

Bài viết Thiết kế và thực hiện bộ giao tiếp mạng có hiệu năng cao cho mạng trên chip trên FPGA spartan - 6 giới thiệu một kiến trúc của bộ giao tiếp mạng trong NoC có hiệu năng cao, hoạt động ổn định. Phương pháp tiếp cận của chúng tôi là sử dụng quá trình ghi và đọc dữ liệu trong bộ đệm một cách song song giúp tăng tốc độ ghi và đọc dữ liệu.

5p vilexus 05-10-2022 15 6   Download

Kiến trúc bộ nhân được thiết kế dựa trên thuật toán CORDIC góc xoay thích nghi sử dụng Chip FPGA Stratix IV của Altera và tổng hợp SOTB công nghệ 65nm để xây dựng và kiểm tra. Trên chip FPGA, tần số hoạt động của bộ nhân là 107.4 MHz, tốc độ thực thi hệ thống là 17.56 triệu mẫu trên giây (Mega-Sample per second – MSps) và tài nguyên được sử dụng là 7,750 ALUTs và 625 thanh ghi. Mặt khác, tổng hợp ASIC sử dụng 16,858 standard cells trên 83,777µm2 diện tích chip, đạt được tần số là 163 MHz và tốc độ hệ thống là 26.66 MSps.

6p viclerkmaxwel 16-02-2022 55 2   Download

Trong bài báo này, hoạt động của một hệ thống trên chip ứng dụng khái niệm mạng trên chip được minh họa một cách hoàn chỉnh. Kiến trúc bộ định tuyến sử dụng cơ chế chuyển mạch gói, các giao diện giao tiếp mạng cũng như các thành phần lõi được thiết kế và thực thi sử dụng nền tảng phần cứng FPGA.

9p paddington36 04-01-2022 24 1   Download

Mục tiêu chính của luận án tập trung vào phát triển một nền tảng phần cứng nhúng đa lõi cấu hình lại được kiến trúc NoC trên FPGA theo các yêu cầu thay đổi của các ứng dụng và triển khai các ứng dụng có thể điều chỉnh mức chất lượng lên nền tảng hệ thống này tại thời gian chạy.

107p cotithanh000 07-10-2019 22 4   Download

Trong bài báo này, xin trình bày một giải pháp thực hiện hệ mật IDEA xây dựng trên chip FPGA Spartan6, so sánh với các kiến trúc thực hiện trên các phần cứng khác đã được công bố trên thế giới và đưa ra những kết luận quan trọng để có thể ứng dụng kiến trúc này trong thực tế. Mục tiêu bài báo tập trung vào hướng ứng dụng kỹ thuật điện tử hiện đại, nền công nghệ và nguồn linh kiện trong nước để sử dụng phần cứng thực thi một trong những bài toán mã hóa, làm cơ sở nghiên cứu tiếp theo.

8p thithizone 16-07-2019 69 5   Download

Bài viết tập trung vào phát triển nền tảng phần cứng cấu hình lại được tại thời gian chạy trên FPGA dựa theo kiến trúc NoC. Nền tảng này có khả năng cấu hình lại các mô đun cho lớp truyền thông NoC để tối ưu hóa cấu trúc truyền thông theo yêu cầu thay đổi của ứng dụng nhằm nâng cao hiệu quả sử dụng tài nguyên và cải thiện hiệu năng mạng hoặc cấu hình lại lớp tính toán khi có ứng dụng mới triển khai lên nền tảng một cách linh hoạt.

5p viuzumaki2711 09-05-2019 46 1   Download

Tham khảo luận văn - đề án 'thiết kế hệ thống xử lý ảnh số trên nền fpga', luận văn - báo cáo phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

84p gaconht 17-04-2012 526 104   Download

Chương 7:Cấu trúc linh kiện FPGA và các công nghệ lập trình CẤU TRÚC LINH KIỆN FPGA VÀ CÁC CÔNG NGHỆ LẬP TRÌNH 7.1. Tổng quát FPGA FPGA là một thiết bị cấu trúc logic có thể được người sử dụng lập trình trực tiếp mà không cần phải sử dụng bất kì một công cụ chế tạo mạch tích hợp nào. Các thiết bị lập trình đóng vai trò quan trọng lâu dài trong thiết kế các phần cứng số. chúng là các chíp đa dụng có thể được cấu hình theo nhiều cách cho nhiều ứng dụng. Loại đầu tiên...

7p grayswan 27-06-2011 251 86   Download

Giới thiệu về Avalon Bus Avalon Bus là một hệ thống giao tiếp đơn giản được Altera thiết kế nhằm giúp người học về FPGA dễ dàng kết nối các thiết bị của hệ thống được thiết kế trong FPGA. Avalon là môt thành phần không thể thiếu trong các hệ thống tích hợp trên một chip khả trình ( SOPC) Avalon được thiết kế để có thể hoạt động ở 2 môi trường là môi trường truyền tốc độ cao, và môi trường ứng dụng ánh xạ bộ nhớ có tốc độ thấp hơn. Tùy vào mỗi ứng...

13p longmontran 15-01-2010 319 66   Download