Mạng trên chip

Bài viết đề xuất một thiết bị có khả năng kết hợp đồng thời hai kỹ thuật ghép kênh theo bước sóng (WDM) và ghép kênh theo mode (MDM) dựa trên nền vật liệu SOI (Silicon on Insulator). Cấu trúc thiết kế này mở ra một hướng nghiên cứu mới kết hợp giữa kỹ thuật WDM và MDM để tăng dung lượng kênh truyền cho hệ thống thông tin quang trên chip.

12p viling 11-10-2024 3 1   Download

Bài giảng HDL & FPGA - Chương 5: Các vấn đề khác. Chương này cung cấp cho sinh viên những nội dung kiến thức gồm: interesting topics in the field of Reconfigurable Computing (FPGA); Network-on-Chip - bối cảnh ra đời; Signal processing & Machine learning applications on FPGA; Hybrid reconfigurable CPUs; một vài ứng dụng trên FPGA;... Mời các bạn cùng tham khảo!

17p nguyetthuongvophong1010 04-03-2024 5 1   Download

Mục tiêu nghiên cứu của luận án "Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA" nhằm thiết kế chip điều khiển mạch vòng dòng điện cho động cơ xoay chiều ba pha; phát triển thiết kế phần cứng/ phần mềm của thuật toán điều khiển dựa trên nền tảng FPGA; thiết kế cấu trúc điều khiển bền vững cho động cơ xoay chiều ba pha sử dụng thuật toán kháng nhiễu.

165p gaupanda012 03-02-2024 15 7   Download

Mục tiêu của luận án "Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA" nhằm thiết kế chip điều khiển mạch vòng dòng điện cho động cơ xoay chiều ba pha; phát triển thiết kế phần cứng/ phần mềm của thuật toán điều khiển dựa trên nền tảng FPGA; thiết kế cấu trúc điều khiển bền vững cho động cơ xoay chiều ba pha sử dụng thuật toán kháng nhiễu.

27p gaupanda012 03-02-2024 14 5   Download

Tóm tắt Luận án Tiến sĩ Kỹ thuật "Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA" được nghiên cứu với mục tiêu: Thiết kế chip điều khiển mạch vòng dòng điện cho động cơ xoay chiều ba pha; Thiết kế cấu trúc điều khiển bền vững cho động cơ xoay chiều ba pha sử dụng thuật toán kháng nhiễu.

27p vijeff 01-12-2023 12 4   Download

Luận án Tiến sĩ Hóa học "Nghiên cứu chế tạo vật liệu nhạy khí trên cơ sở SnO2 và ZnO hoạt động ở nhiệt độ phòng/ tự đốt nóng nhằm phát triển cảm biến khí trên đế dẻo" trình bày các nội dung chính sau: Nghiên cứu, chế tạo vật liệu có cấu trúc thanh nano và dây nano của ô xít ZnO bằng phương pháp thủy nhiệt có khả năng phát hiện được khí NO2 ở nhiệt độ phòng nhằm ứng dụng phát triển cảm biến khí trên đế dẻo; Nghiên cứu và đưa ra quy trình chế tạo các chíp cảm biến, quy trình chế tạo vật liệu, tìm hiểu các cơ chế nhạy khí của vật liệu ở nhiệt độ phòng/ tự đốt nóng, áp dụng giải thích các đặc t...

163p vijeff 01-12-2023 13 6   Download

Bài viết "Một giải pháp cứng hóa phép nhân điểm Elliptic trên trường GF (p)" mô tả thuật toán và cấu trúc mạch cho việc tính toán và thực thi phép tính nhân điểm đường cong Elliptic trên trường nguyên tố hữu hạn GF(p) có độ dài 256 bit. Cấu trúc mạch được mô tả bằng ngôn ngữ VHDL và được thực thi trên nền tảng chip Zynq xc7z030 và xc7z045.Abstract.

6p hoabingan205 08-12-2022 21 5   Download

Bài viết Xây dựng mô hình cấu hình lại từng phần động cho mạng trên chip trên FPGA trình bày một mô hình cấu hình lại từng phần động trên FPGA cho mạng trên chip. Mô hình cho phép cấu hình lại kích thước các bộ đệm trong bộ định tuyến tại thời gian chạy thích nghi theo trạng thái lưu lượng của các ứng dụng đưa vào mạng để tối ưu các thông số như độ trễ, thông lượng hay năng lượng tiêu thụ.

5p vijaguar 16-11-2022 25 4   Download

Bài viết Thiết kế và thực hiện bộ giao tiếp mạng có hiệu năng cao cho mạng trên chip trên FPGA spartan - 6 giới thiệu một kiến trúc của bộ giao tiếp mạng trong NoC có hiệu năng cao, hoạt động ổn định. Phương pháp tiếp cận của chúng tôi là sử dụng quá trình ghi và đọc dữ liệu trong bộ đệm một cách song song giúp tăng tốc độ ghi và đọc dữ liệu.

5p vilexus 05-10-2022 17 6   Download

Bài viết Ảnh hưởng của tổ chức cache đa cấp và mạng liên kết đến hiệu năng của chip đa lõi trình bày một trong những vấn đề được quan tâm trong công nghệ chip đa lõi là tổ chức cache, mạng liên kết các lõi xử lý trên chip, và đưa ra các tính toán đánh giá hiệu năng của tổ chức cache đa cấp thông qua xác định mức tăng tốc đạt được, và đề xuất giải pháp xác định trễ truyền thông của mạng liên kết các lõi xử lý – một nhân tố ảnh hưởng đến tốc độ thực hiện tính toán song song của chip đa lõi.

5p vikoenigsegg 29-09-2022 21 5   Download

Bài viết đề xuất các mô hình hệ số kinh nghiệm cá nhân và xã hội trong thuật toán bầy đàn. Sau đó, áp dụng các mô hình này vào bài toán ánh xạ ứng dụng lên chip. Thông qua đánh giá tốc độ hội tụ và độ ổn định của thuật toán tối ưu, mô hình gốc và một số mô hình hệ số kinh nghiệm cá nhân - xã hội đề xuất đã được khảo sát. Mời các bạn cùng tham khảo!

5p wangziyi_1307 26-04-2022 26 4   Download

Trong bài báo này, hoạt động của một hệ thống trên chip ứng dụng khái niệm mạng trên chip được minh họa một cách hoàn chỉnh. Kiến trúc bộ định tuyến sử dụng cơ chế chuyển mạch gói, các giao diện giao tiếp mạng cũng như các thành phần lõi được thiết kế và thực thi sử dụng nền tảng phần cứng FPGA.

9p paddington36 04-01-2022 26 1   Download

Bài viết nghiên cứu về thuật toán mã hóa khối hạng nhẹ Crypt(BM)- _64A và mô hình đánh giá hiệu quả trên phần cứng có khả năng tái cấu hình FPGA (Field-programmable gate array). Trên cơ sở đó tiến hành thực thi thuật toán mã hóa khối Crypt(BM)_64A trên chip Virtex6-XC6VLX75T/FF484 ở chế độ vòng mã hóa cơ sở để đánh giá tính phù hợp của nó cho các ứng dụng không dây thông qua các chi phí về tài nguyên, thông lượng,...

8p vimichaeldell 04-12-2021 25 4   Download

Bài viết trình bày một phương pháp mô hình hóa các bộ nguồn xung Flyback dưới dạng mạch điện tuyến tính hóa tương đương, trong đó khâu xung được tuyến tính hóa bằng mạng bốn cực hai cửa cách ly. Dựa trên mô hình đã xây dựng, đặc tính động học cơ bản của đối tượng được khảo sát trong PSPICE, tạo cơ sở để tổng hợp bộ điều khiển cho bộ nguồn.

7p vibigates 29-10-2021 54 5   Download

Mục tiêu của đề tài nghiên cứu nhằm chế tạo được các cấu trúc chip điện cực đa cảm biến trên đế thủy tinh chịu nhiệt Pyrex, đốt nóng trực tiếp vùng nhạy khí trên cơ sở thay đổi nhiệt độ hoạt động giữa các đơn cảm biến được tích hợp; chế tạo được các đơn cảm biến màng mỏng, đa lớp SnO2 biến tính Pt, Ag nhằm tăng cường độ đáp ứng, độ chọn lọc với các khí NH3, H2và H2S; chế tạo được các hệ đa cảm biến màng mỏng và dây SnO2 biến tính Pt, Ag có kích thước nhỏ gọn, công suất tiêu thụ thấp.

166p ruby000 22-09-2021 19 3   Download

Luận án Tiến sĩ "Giải pháp tối ưu công suất tiêu thụ cho các kiến trúc mạng trên chip" trình bày các nội dung chính sau: Đề xuất được một giải pháp dựa trên phương pháp điều khiển tỷ lệ tần số - điện áp động; Mô hình hóa và thực thi giải pháp được đề xuất dưới dạng phần cứng bằng ngôn ngữ mô tả phần cứng VHDL; Đề xuất phương án cho phép đánh giá hiệu quả tiêu thụ năng lượng của mạng trên chip ở mức hệ thống khi có áp dụng các kỹ thuật điều khiển DVFS khác nhau;...

24p viyeri2711 14-09-2021 28 2   Download

Trong bài viết này, ngoài việc giới thiệu về thuật toán mã khối song song BM123-128, chúng tôi tập trung mô tả cách thức mô phỏng thuật toán này trên Chip FPGA Virtex-6 số hiệu XC6VLX240T nhờ sự hỗ trợ của phần mềm Xillinx 14.7.

8p vivelvet2711 06-09-2021 34 3   Download

Mục tiêu nghiên cứu của luận án là đề xuất giải pháp tái cấu hình cho các kiến trúc truyền thông mạng trên chip, có thể ứng dụng trong các hệ thống phức hợp, có độ tích hợp cao. Việc xây dựng được các giải pháp tái cấu hình cho hệ thống phức hợp sẽ cho phép người thiết kế xây dựng được các kiến trúc chung không chỉ một ứng dụng mà là một dải ứng dụng khác nhau.

161p tamynhan0 04-07-2020 35 6   Download

ục tiêu nghiên cứu của luận án là đề xuất giải pháp tái cấu hìnhcho các kiến trúc truyền thông mạng trên chip, có thể ứng dụng trong các hệ thống phức hợp, có độ tích hợp cao. Việc xây dựng được các giải pháp tái cấu hình cho hệ thống phức hợp sẽ cho phép người thiếtkế xây dựng được các kiến trúc chung không chỉ một ứng dụng mà làmột dải ứng dụng khác nhau.

34p tamynhan0 04-07-2020 38 2   Download

Mục tiêu chính của luận án tập trung vào phát triển một nền tảng phần cứng nhúng đa lõi cấu hình lại được kiến trúc NoC trên FPGA theo các yêu cầu thay đổi của các ứng dụng và triển khai các ứng dụng có thể điều chỉnh mức chất lượng lên nền tảng hệ thống này tại thời gian chạy.

107p cotithanh000 07-10-2019 23 5   Download