Bài giảng Xử lý tin hiệu số với FPGA: Chương 2 - Hoàng Trang
lượt xem 2
download
Bài giảng "Xử lý tin hiệu số với FPGA" Chương 2: Lặp lại ràng buộc, cung cấp cho người học những kiến thức như: Giới thiệu (Đọc Phần 1.1, 1.3); các chương trình không kết thúc yêu cầu hoạt động theo thời gian thực; các ứng dụng đưa ra các giới hạn tốc độ khác nhau (ví dụ: giọng nói, âm thanh, modem cáp, hộp giải mã tín hiệu, Gigabit ethernet, Đồ họa 3-D);... Mời các bạn cùng tham khảo!
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Bài giảng Xử lý tin hiệu số với FPGA: Chương 2 - Hoàng Trang
- 2/22/2013 Đ I H C QU C GIA TP.H CHÍ MINH TRƯ NG Đ I H C BÁCH KHOA KHOA ĐI N-ĐI N T B MÔN K THU T ĐI N T X LÝ TÍN Hi U S V I FPGA Chaper 2: Iteration bound om GV: Hoàng Trang Email: hoangtrang@hcmut.edu.vn .c mr.hoangtrang@gmail.com ng Thank to: th y H Trung M Slide: from text book of Parhi co TP.H Chí Minh 01/2013 1 an th ng Thu t ng o English Vietnamses du constraint ràng bu c, h n ch Non-terminating không k t thúc Tradeoff s cân b ng, cân đ i u Latency đ tr , th i gian ch cu Block Diagram sơ đ kh i Signal-Flow Graph gi n đ lu ng/dòng tín hi u Data-Flow Graph gi n đ lu ng/dòng d li u Dependency Graph gi n đ ph thu c directed edge c nh có hư ng, c nh đ nh hư ng precedence constraint ràng bu c ưu tiên Intra-iteration trong vòng l p Inter-iteration liên vòng l p Fine-Grain chi ti t Coarse-Grain thô 2 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 1 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Thu t ng English Vietnamses Decimator b gi m t c đ l y m u Expander b tăng t c đ l y m u Iteration rate t cđ l p Sample rate t cđ m u loop Bound gi i h n l p, ph m vi l p Iteration Bound gi i h n vòng, ph m vi vòng Critical Loop vòng t i h n om Critical path đư ng [d n] t i h n Acyclic Precedence Graph (APG) gi n đ ưu tiên không vòng Longest Path Matrix (LPM) ma tr n đư ng đi dài nh t .c Minimum Cycle Mean (MCM) trung bình vòng t i thi u ng co 3 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Remind chapter 1 o du Chapter 1. Introduction to DSP Systems • Introduction (Read Sec. 1.1, 1.3) u • Non-Terminating Programs Require Real-Time Operations cu • Applications dictate different speed constraints (e.g., voice, audio, cable modem, settop box, Gigabit ethernet, 3-D Graphics) • Need to design Families of Architectures for specified algorithm complexity and speed constraints • Representations of DSP Algorithms (Sec. 1.4) 4 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 2 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Typical DSP Programs om .c ng co 5 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Representation of DSP algorithms o du u cu 6 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 3 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Area-Speed-Power Tradeoffs om .c ng co 7 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Representation Methods of DSP systems o du u cu 8 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 4 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Graphical Representation Method 2: Signal-Flow Graph om .c ng co 9 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Graphical Representation Method 3: Data-Flow Graph o du u cu 10 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 5 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Examples of DFG om • SDFG (Synchronous DFG) .c ng co 11 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Examples of DFGs o Nonrecursive DFG D D du x(n) z-1 z-1 x(n) (4) (4) (4) A B C u cu (2) (2) y(n) D E y(n) indicates time units Recursive DFG to complete node operation (2) x(n) x(n) y(n) A y(n) z-1 D (4) B BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 6 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 DG (Dependency Graph) om .c ng co 13 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Chapter 2: Iteration Bound o du • Introduction u • Loop Bound cu – Important Definitions and Examples • Iteration Bound – Important Definitions and Examples – Techniques to Compute Iteration Bound 14 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 7 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Introduction Multi-rate DFG om .c ng co 15 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Example : Multirate System o du u cu 16 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 8 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Introduction (cont’d) om .c ng co 17 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Iteration Bound o du u cu 18 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 9 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Loop Bound om .c ng co 19 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Loop Bound (cont’d) o du u cu 20 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 10 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Iteration Bound (cont’d) om .c ng co 21 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Iteration Bound (cont’d) o du u cu 22 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 11 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Iteration bound (cont’d) om .c ng co 23 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Critical Path o du u cu 24 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 12 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Iteration Bound (cont’d) om .c ng co 25 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Precedence Constraints o du u cu 26 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 13 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 om .c ng co 27 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th o ng du u cu 28 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 14 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Algorithms to compute iteration bound – Longest Path Matrix (LPM) – Minimum Cycle Mean (MCM) om .c ng co 29 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th o ng du u cu 30 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 15 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Examples for LPM om .c ng co 31 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th o ng du u cu 32 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 16 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 om .c ng co 33 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th o ng du u cu 34 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 17 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Minimum Cycle Mean Method (MCM) om .c ng co 35 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Example to MCM o du u cu 36 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 18 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Example to MCM (cont’d) om .c ng co 37 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Example to MCM (cont’d) o du u cu 38 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 19 CuuDuongThanCong.com https://fb.com/tailieudientucntt
- 2/22/2013 Example to MCM (cont’d) om .c ng co 39 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Example to MCM (cont’d) o du u cu 40 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 20 CuuDuongThanCong.com https://fb.com/tailieudientucntt
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Bài giảng Xử lý tín hiệu nâng cao (Advanced signal processing) - Chương 4: Biến đổi Fourier của tín hiệu rời rạc
62 p | 99 | 12
-
Bài giảng Xử lý tín hiệu số: Chương 1 - Lã Thế Vinh
46 p | 122 | 11
-
Bài giảng Xử lý tín hiệu nâng cao (Advanced signal processing) - Chương 2: Tín hiệu rời rạc
54 p | 87 | 8
-
Bài giảng Xử lý tín hiệu số và ứng dụng - Chương 4: Vi xử lý tín hiệu số
75 p | 17 | 5
-
Bài giảng Xử lý tín hiệu số và ứng dụng - Chương 1: Khái niệm chung
28 p | 16 | 5
-
Bài giảng Xử lý tín hiệu nâng cao (Advanced signal processing) - Chương: Ôn tập
16 p | 85 | 5
-
Bài giảng Xử lý tín hiệu số: Chương 0 - TS. Đặng Quang Hiếu
5 p | 31 | 4
-
Bài giảng Xử lý tín hiệu số: Phần 1 - Trường ĐH Công nghệ Sài Gòn
55 p | 20 | 3
-
Bài giảng Xử lý tín hiệu: Chương 1 - PGS. TS. Trịnh Văn Loan
59 p | 10 | 3
-
Bài giảng Xử lý tín hiệu số: Chương 1 - ThS. Bùi Thanh Hiếu
25 p | 6 | 2
-
Bài giảng Xử lý tín hiệu số: Chương 3 - ThS. Bùi Thanh Hiếu
70 p | 5 | 2
-
Bài giảng Xử lý tín hiệu số: Chương 1 - ThS. Nguyễn Thị Phương Thảo
22 p | 21 | 1
-
Bài giảng Xử lý tin hiệu số với FPGA: Chương 3 - Hoàng Trang
22 p | 3 | 1
-
Bài giảng Xử lý tin hiệu số với FPGA: Chương 1 - Hoàng Trang
55 p | 3 | 1
-
Bài giảng Xử lý tín hiệu số: Chương 4 - ThS. Bùi Thanh Hiếu
37 p | 4 | 1
-
Bài giảng Xử lý tín hiệu số: Chương 2 - ThS. Bùi Thanh Hiếu
50 p | 7 | 1
-
Bài giảng Xử lý tin hiệu số với FPGA: Chương 4 - Hoàng Trang
28 p | 2 | 1
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn