zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Kỹ Thuật - Công Nghệ

» Điện - Điện tử

Cấu kiện điện tử - vật liệu điện tử - Dư Quang Bình - 5

Chia sẻ: Muay Thai | Ngày: | Loại File: PDF | Số trang:19

Báo xấu

119
lượt xem 8
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nhưng các đặc trưng tín hiệu nhỏ của chúng và các mạch tương đương tín hiệu nhỏ là giống nhau. Nên khi thiết kế các mạch bằng FET cần phải đáp ứng đến cả hai điều kiện đó. Mạch hình 3.28 là mạch tương đương tín hiệu nhỏ được sử dụng nhiều ở tần số thấp nhưng mạch không mô tả đầy đủ hoạt động của FET tại tần số cao. MOSFET bao gồm hai vùng dẫn, cổng và kênh dẫn được tách rời bởi một lớp cách điện. Cấu trúc này tạo thành một tụ điện có lớp cách...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Cấu kiện điện tử - vật liệu điện tử - Dư Quang Bình - 5

CẤU KIỆN ĐIỆN TỬ 79 Nhưng các đặc trưng tín hiệu nhỏ của chúng và các mạch tương đương tín hiệu nhỏ là giống nhau. Nên khi thiết kế các mạch bằng FET cần phải đáp ứng đến cả hai điều kiện đó. Mạch hình 3.28 là mạch tương đương tín hiệu nhỏ được sử dụng nhiều ở tần số thấp nhưng mạch không mô tả đầy đủ hoạt động của FET tại tần số cao. MOSFET bao gồm hai vùng dẫn, cổng và kênh dẫn được tách rời bởi một lớp cách điện. Cấu trúc này tạo thành một tụ điện có lớp cách điện là điện môi. Ở JFET, lớp cách điện được thay thế bởi vùng nghèo. Trong cả hai trường hợp, đều có điện dung hiện diện giữa cổng và kênh dẫn và các điện dung ở các phần khác như đã xét ở mục 3.2g ở phần trước. Vì vậy, sẽ tồn tại các điện dung giữa mỗi cặp chân của FET. Ở tần số thấp, ảnh hưởng của các điện dung này là nhỏ nên chúng thường được bỏ qua (như ở hình 3.28). Tuy nhiên, ở tần số cao các ảnh hưởng của chúng là đáng kể hơn, nên chúng cần phải được kế đến như mô tả ở hình 3.29a. Giá trị của mỗi tụ được mô tả trong hình 3.29a vào khoảng 1pF. Sự có mặt của CGD làm cho việc phân tích mạch bằng FET phức tạp hơn nhiều. Dĩ nhiên, ta có thể thay thế các ảnh hưởng của điện dung này bằng cách tăng giá trị điện dung giữa cổng và nguồn. Trong thực tế, thì điện dung giữa cổng và nguồn có cùng ảnh hưởng như CGD là (A+1) CGD , trong đó A là hệ số khuyếch đại điện áp giữa máng và cổng. Vì vậy, có thể mô tả FET ở tần số cao, bằng mô hình tương đương như ở hình 3.29b, trong đó ảnh hưởng của cả hai điện dung CGS và CGD được gộp lại thành một điện dung CT sẽ tượng trưng cho tổng điện dung vào. Điện dung này sẽ làm giảm hệ số khuyếch đại của dụng cụ ở tần số cao và xuất hiện điểm cắt tại tần số được xác định bởi giá trị của điện dung và trở kháng của đầu vào và đất. Trở kháng này hầu như được chi phối bởi điện trở vùng nguồn. Tuy nhiên, trong một vài trường hợp, trở kháng vào tương ứng với điện trở rGS trong mạch tương đương. Ảnh hưởng của điện dung làm giảm nhiều hoạt động của FET ở tần số cao. Sự có mặt của điện dung ở lối vào sẽ làm giảm trở kháng vào từ vài trăm MΩ tại tần số thấp có thể xuống vài chục kΩ tại tần số vào khoảng 100MHz. 3.6 PHÂN CỰC CHO TRANSISTOR HIỆU ỨNG TRƯỜNG. a) Sự phân cực. Phân cực cho mạch FET là xác định sự hoạt động của mạch khi không có bất kỳ tín hiệu vào nào đặt vào mạch. Trạng thái hoạt động của mạch như vậy được gọi là trạng thái tĩnh [quiescent] của mạch. Đối với mạch khuyếch đại, việc phân cực chủ yếu là xác định dòng máng tĩnh và điện áp ra tĩnh. Xét mạch khuyếch đại ở hình 3.30, rõ ràng là dòng máng tĩnh được xác định bởi điện trở máng RL và họ đặc tuyến V-A của FET. Từ các họ đặc tuyến ra của FET, ta thấy rằng quan hệ giữa dòng máng và điện áp máng là không tuyến tính. Thực vậy, ở phần đặc tuyến mà ta thường sử dụng (vùng bão hòa), dòng máng là độc lập với điện áp máng nên điều này sẽ làm cho việc xác định điều kiện tĩnh phức tạp hơn. Một phương pháp giải quyết vấn đề này là dùng kỹ thuật đồ thị, còn được gọi là kỹ thuật đường tải. Mặc dù dòng điện chảy qua điện trở tải và FET là không dễ xác định, nhưng BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 80 điện áp đặt ngang qua chúng phải là tổng điện áp giữa hai đường nguồn cung cấp (VDD - VSS). Điện áp ngang qua FET được xác định bởi họ đặc tuyến ra của FET và điện áp phân cực VGS. Từ các họ đặc tuyến ra của FET, có thể thấy rằng, dạng cơ bản của họ đặc tuyến ra của FET là giống nhau, sự khác nhau lớn nhất là giá trị điện áp đặt vào cổng VGS. Khi có dòng điện chảy qua FET và cũng chảy qua điện trở tải sẽ tạo ra sụt áp trên chúng. Điện áp trên cực máng của FET có thể xác định theo biểu thức: VDS = VDD - IDRL. Để xác định đường tải, ta hãy tính điện áp trên cực máng của FET (VDS) theo các giá trị khác nhau của dòng máng (IDS). Khi dòng máng bằng 0, thì sẽ không có sụt áp trên điện trở tải và điện áp máng sẽ đơn giản là điện áp nguồn cung cấp VDD. Khi dòng máng IDS tăng lên, thì điện áp máng VDS giảm, độ dốc của đường thẳng sẽ là nghịch đảo của điện trở tải RL. Điều kiện làm việc thực tế của mạch phải thỏa mãn cả hai quan hệ giữa dòng máng và điện áp máng là quan hệ ở họ đặc tuyến ra và quan hệ ở đường tải. Để xác định điều kiện này, cần phải vẽ cả hai đặc tuyến như ở hình 3.31. Đường thẳng trong hình được gọi là đường tải, nó cho biết ảnh hưởng của điện trở tải làm giảm điện áp máng. Sự giao chéo của đường tải với một trong những đặc tuyến ra sẽ tương ứng với điểm mà tại đó cả hai quan hệ trên là được thỏa mãn. Chẳng hạn, xét điểm A trên đường tải ở hình 3.31, đồ thị cho biết rằng nếu VGS được thiết lập tại giá trị VGS(A) , thì dòng máng sẽ là ID(A) và điện áp máng (cũng chính là điện áp ra của mạch khuyếch đại) sẽ là VDS(A). Đồ thị ở hình 3.31 giúp ta thấy được ý nghĩa của đường tải để lưu ý rằng khi điện áp đặt ngang qua FET cộng với điện áp ngang qua RL phải bằng với điện áp nguồn cung cấp VDD, khoảng cách từ điểm 0 đến VDS(A) tương ứng với điện áp đặt ngang qua FET, và khoảng cách từ VDS(A) đến VDD tương ứng với điện áp sụt trên điện trở tải. Khi điện áp đặt vào cổng tăng lên đến giá trị VGS(B), thì dòng máng sẽ tăng lên và điện áp máng sẽ giảm xuống, như được chỉ dẫn bởi điểm B trên đặc tuyến. Do vậy, đường tải mô tả dòng máng và điện áp máng thay đổi theo các giá trị khác nhau của điện áp cổng. Đồ thị ở hình 3.31 mô tả các đặc tuyến của một mạch khuyếch đại với một giá trị RL đã cho. Nếu giá trị điện trở tải thay đổi thì độ dốc của đường tải sẽ thay đổi, đo đó làm ảnh hưởng đến đặc tính của mạch khuyếch đại. Trong thực tế, người thiết kế thường phải đối diện với vấn đề chọn một giá trị cho RL để có hiệu suất tối ưu nhất. Để làm được điều này, cần phải xác định điểm làm việc tương ứng với vị trí trên đặc tuyến ở các điều kiện tĩnh. Vì vậy, khi thiết kế mạch ứng dụng, thường phải bắt đầu với họ đặc tuyến ra của FET và xác định giá trị của điện trở tải bằng cách chọn lựa điểm làm việc lý tưởng cho mạch. Ví dụ, giả sử sẽ chọn điểm làm việc tương ứng với điểm A trên hình 3.31, một đường thẳng sẽ được vẽ tiếp theo qua điểm được chọn đến vị trí VDD trên trục ngang và tạo thành đường tải. Giá trị của RL cần thiết có thể suy ra bằng cách tính độ dốc của đường tải đó. Khi biết điểm làm việc thì sẽ biết giá trị điện áp cổng yêu cầu, và mạch phân cực cần thiết phải được thiết kế theo điện áp cổng đó. Điểm làm việc xác định trạng thái tĩnh của mạch và như vậy sẽ định được dòng máng tĩnh và điện áp ra. Khi đặt một tín hiệu nhỏ vào lối vào của mạch, thì sự biến đổi ở điện áp cổng sẽ làm cho điểm làm việc của mạch di chuyển dọc trên đường tải theo cả hai phía của điểm làm việc tĩnh. Nếu tín hiệu vào lớn đáng kể, thì sẽ làm cho hoạt động của mạch chuyển vào vùng ohmic (vùng tuyến tính) hoặc đến giới hạn như điện áp ra đạt tới điện áp nguồn cung cấp. Cả hai trạng thái đó sẽ làm méo dạng tín hiệu ra. b) Các kiểu mạch phân cực. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 81 (*) Mạch phân cực cố định: Hình 3.32a là mạch phân cực đơn giản nhất cho JFET kênh-n, được gọi là mạch phân cực cố định, nó là một trong số cấu hình phân cực cho FET có thể được giải trực tiếp bằng cách dùng phương pháp tính trực tiếp hay bằng phương pháp đồ thị. Mạch cho ở hình 3.32a bao gồm các mức điện áp ac Vi và Vo, và các tụ ghép (C1 và C2). Các tụ ghép là “hở mạch” đối với tín hiệu dc và có trở kháng thấp (thực chất là ngắn mạch) đối với tín hiệu ac. Điện trở RG để đảm bảo tín hiệu vào Vi có tại lối vào của mạch khuyếch đại FET đối với tín hiệu ac. Ở chế độ dc, ta có: IG ≅ 0A và VRG = I G RG = 0 V. Sụt áp qua RG bằng 0, cho phép thay thế RG bằng mạch tương đương như ở hình 3.32b, được vẽ lại theo chế độ dc. Áp dụng định luật Kirchhoff’s theo điện áp của vòng mạch theo chiều kim đồng hồ ở hình3.32b, ta có: VGS = −VGG (3.54) Do VGG là nguồn dc cố định, điện áp VGS có giá trị không đổi nên mạch có tên gọi là mạch phân cực cố định. Giá trị dòng máng được xác định hoàn toàn trực tiếp qua tính toán theo phương trình Shockley’s đã biết ở phương trình (3.47): 2 ⎛ ⎞ V I D = I DSS ⎜ 1 − GS ⎟ ⎜ ⎟ ⎝ ⎠ VP Do VGG là nguồn dc cố định, điện áp VGS có giá trị không đổi nên mạch có tên gọi là mạch phân cực cố định. Giá trị dòng máng được xác định hoàn toàn trực tiếp qua tính toán theo phương trình Shockley’s đã biết ở phương trình (3.47): 2 ⎛ V⎞ I D = I DSS ⎜ 1 − GS ⎟ ⎜ VP ⎟ ⎝ ⎠ Phương pháp phân tích bằng đồ thị dựa vào đặc tuyến truyền đạt của FET. Bằng cách chọn các giá trị của VGS tại các điểm, ta sẽ vẽ được đặc tuyến truyền đạt, chẳng hạn, chọn: VGS = VP / 2, ta sẽ có dòng máng tương ứng là: IDSS / 4. Quan hệ iD = f(vGS) được vẽ như ở hình 3.33a. Giá trị không đổi của VGS được vẽ thành một đường dọc tại: VGS = - VGG. Tại điểm bất kỳ trên đường dọc, trị số của VGS là - VGG và trị số của ID phải được xác định theo đường dọc này. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 82 Điểm giao chéo của hai đường là nghiệm chung của mạch - thường được xem như điểm làm việc tĩnh [Quiescent operating point]. Trị số ID tĩnh được xác định bằng cách gióng đường ngang từ điểm Q đến trục ID như ở hình 3.33b, đó chính là giá trị: I DQ trên đồ thị. Điện áp máng-nguồn của mạch ra cùng được xác định bằng cách áp dụng định luật Kirchhoff’s theo điện áp như sau: + VDS + IDRD - VDD = 0 và VDS = VDD - IDRD (3.55) Theo mạch hình 3.32, ta có: VS = 0V (3.56) VDS = VD - VS hay VD = VDS (3.57) Mặt khác, ta cũng có: VGS = VG - VS hay VG = VGS (3.58) Mạch phân cực cố định yêu cầu hai nguồn cung cấp, nên ít được sử dụng trong thực tế. (**) Mạch tự phân cực [self-bias configuration]. Mạch tự phân cực loại trừ việc cần phải có hai nguồn cung cấp dc ở mạch phân cực cố định. Việc điều khiển điện áp cổng-nguồn được xác định bằng điện áp trên điện trở RS được nối vào cực nguồn như mạch ở hình 3.34a. Ở chế độ dc, các tụ có thể được thay bằng “mạch hở” tương đương và điện trở RG được thay bởi một ngắn mạch tương đương, vì IG = 0A. Dẫn đến mạch hình 3.34b cho chế độ dc. Dòng qua RS là dòng nguồn IS, nhưng IS = ID nên ta có: VRS = I D RS Đối với vòng khép kín đã chỉ ở hình 3.34b, ta tìm được: − VGS − VRS = 0 ⇒ VGS = −VRS hay: VGS = - IDRS (3.59) Lưu ý trong trường hợp này VGS là một hàm số của dòng ra ID và có trị số không phải là cố định như ở mạch phân cực cố định. Phương trình (3.59) được xác định bằng cấu hình mạch và phương trình Shockley’s sẽ cho mối liên hệ giữa các đại lượng vào và ra của dụng cụ. Cả hai phương trình liên quan hai biến số như nhau nên sẽ cho phép tìm nghiệm chung của chúng theo cả hai cách: hoặc là tính trực tiếp hoặc bằng đồ thị. + Phương pháp tính trực tiếp có thể nhận được đơn giản bằng cách thay thế biểu thức (3.59) vào phương trình Shockley’s như sau: 2 2 2 ⎛ V⎞ ⎛ − I D RS ⎞ ⎛ IR⎞ I D = I DSS ⎜ 1 − GS ⎟ = I DSS ⎜ 1 − ⎟ = I DSS ⎜ 1 + D S ⎟ ⎜ ⎟ ⎜ ⎟ ⎜ VP ⎟ ⎝ VP ⎠ ⎝ VP ⎠ ⎝ ⎠ Phương trình trên có thể nhận được ở dạng sau: I D + K1I D + K 2 = 0 2 Giải phương trình bậc hai để có nghiệm thích hợp cho ID. + Phương pháp đồ thị yêu cầu trước hết là phải thiết lập đặc tuyến truyền đạt của dụng cụ như cho ở hình 3.35a. Vì biểu thức (3.59) sẽ xác định một đường thẳng trên cùng một đồ thị, nên ta phải tìm hai điểm trên đồ thị và vẽ đường thẳng qua hai điểm trên. Điều kiện rõ ràng nhất là áp dụng ID = 0 A, ta sẽ có VGS = 0 V, tức là xác định được một điểm trên đường thẳng như ở hình 3.35a. Điểm thứ hai cho phương trình (3.59) yêu cầu chọn một giá trị của VGS (hoặc ID), giá trị tương ứng của đại lượng còn lại được xác định bằng biểu thức (3.59). Khi có các giá trị của ID và VGS tìm được ở trên, ta sẽ vẽ được đường thẳng có phương trình đường thẳng (3.59). Chẳng BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 83 hạn, giả sử ta chọn giá trị ID bằng một nửa giá trị dòng bão hòa, tức là: I IR I D = DSS suy ra: VGS = − I D RS = − DSS S 2 2 Kết quả là ta có điểm thứ hai cho đường thẳng vẽ như ở hình 3.35b. Đường thẳng xác định bằng phương trình (3.59) sẽ cắt đặc tuyến truyền đạt của dụng cụ tại điểm tĩnh. Các giá trị của ID và VGS tại điểm tĩnh đã được xác định sẽ được dùng để tìm các đại lượng khác. Giá trị của VDS có thể được xác định bởi định luật Kirchhoff’s cho điện áp đối với mạch ra, ta có: VRS + VDS + VR D − VDD = 0 VDS = VDD − VRS − VR D = VDD − I S RS − I D RD và: VDS = VDD − I D (RS + RD ) hay (3.60) VS = I D RS Ngoài ra: (3.61) VG = 0 (3.62) VD = VDS + VS = VDD − VR D và (3.63) (***) Mạch phân cực theo kiểu phân áp: Mạch phân cực theo kiểu phân áp cho ở hình 3.36a, và được vẽ lại ở hình 3.36b để phân tích dc. Lưu ý rằng, tất các các tụ, kể cả tụ rẽ CS được thay bằng mạch hở tương đương. Ngoài ra, nguồn VDD được tách ra thành hai nguồn như nhau để cho phép phân tách các vùng vào và vùng ra của mạch. Do IG = 0A, nên theo định luật Kirchoff’s áp dụng cho nút dòng tại cực cổng ta có: I R1 = I R2 ,và mạch tương đương nối tiếp ở phía trái của hình có thể được dùng để tìm giá trị của VG. Điện áp VG bằng điện áp trên R2, có thể tìm được bằng cách dùng định luật phân áp: RV VG = 2 DD (3.64) R1 + R2 Áp dụng định luật Kirchoff’s theo áp cho vòng mạch đã chỉ rõ ở hình 3.36b theo chiều kim đồng hồ, sẽ có: VG − VGS − VRS = 0 VGS = VG − VRS và BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 84 Thay VRS = I S RS = I D RS , ta sẽ có: VGS = VG − I D RS (3.65) Các đại lượng VG và RS là không đổi bởi cấu trúc mạch. Phương trình (3.65) vẫn là phương trình của một đường thẳng nhưng điểm gốc đã bị dịch đi một khoảng trên trục ngang là VG, như ở hình 3.37a, khi chọn giá trị dòng ID = 0mA. VGS = VG I = 0 mA (3.66) D Đối với điểm thứ hai, cho VGS = 0V, thay vào phương trình (3.65) để tìm giá trị ID, ta có: VG (3.67) ID = RS VGS = 0V Qua hai điểm đã được xác định trên hai trục như trên ta sẽ vẽ được đường thẳng tương ứng với phương trình (3.65). Điểm giao chéo của đường thẳng với đặc tuyến truyền đạt ở vùng bên trái của trục dọc sẽ xác định điểm làm việc và các mức ID và VGS tương ứng. Do điểm cắt trên trục dọc được xác định bởi ID = VG / RS và VG là không đổi bởi mạch vào, nên khi tăng trị số của RS sẽ làm giảm mức dòng ID như mô tả ở hình 3.37b. Rõ ràng là: Khi tăng trị số của RS, sẽ dẫn đến giá trị tĩnh của dòng ID giảm thấp và VGS sẽ có giá trị âm hơn. Một khi đã xác định được các trị số của I DQ và VGSQ thì việc phân tích mạch vẫn sẽ được tiếp tục bằng cách tính các đại lượng cần thiết khác như sau: VDS = VDD − I D (RD + RS ) (3.68) VD = VDD − I D RD (3.69) VS = I D RS (3.70) VDD I R1 = I R 2 = (3.71) R1 + R2 - Ở các phần trên đây ta đã xét các mạch phân cực khác nhau cho JFET kênh-n, có thể phân tích hoàn toàn tương tự ở chế độ dc cho mạch dùng MOSFET kiểu nghèo kênh-n. Điểm khác biệt chính giữa hai loại ở chỗ: MOSFET kiểu nghèo kênh-n có thể có các điểm làm việc với các giá trị dương của VGS và các mức ID vượt quá trị số IDSS. Trong thực tế, đối với tất cả các cấu hình phân cực đã xét ở trên đều có thể được dùng để phân tích nếu thay JFET bằng MOSFET kiểu nghèo. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 85 - Đối với MOSFET kiểu tăng cường thường có đặc tính truyền đạt hoàn toàn khác với JFET và MOSFET kiểu nghèo đã gặp ở trên, dẫn đến phương pháp giải bằng đồ thị khác nhiều với các phần trước. Ở MOSFET kiểu tăng cường kênh-n, có dòng máng bằng 0, với các mức điện áp cổng-nguồn thấp hơn so với mức điện áp ngưỡng VTN ≡ VGS(Th) như mô tả ở hình 3.38. Đối với các mức VGS cao hơn so với VGS(Th), dòng máng được xác định bởi: (VGS − VGS ( Th ) )2 Kn ID = (3.72) 2 Thông thường, ở trang dữ liệu của FET có các thông số điển hình cho trị số điện áp ngưỡng và mức dòng máng (ID(on)) tương ứng với mức VGS(on), nên hai điểm trung gian sẽ được xác định như ở hình 3.38. Để vẽ toàn bộ đặc tuyến truyền đạt, ta phải xác định hằng số Kn của biểu thức (3.72) từ các thông số đã cho ở trang dữ liệu của FET bằng cách thay thế vào phương trình (3.72), ta có: I D ( on ) = n (VGS ( on ) − VGS ( Th ) ) K 2 2 2 I D ( on ) Kn = và (3.73) (VGS ( on ) − VGS ( Th ) )2 Khi Kn đã được xác định thì các mức khác của ID có thể được xác định để chọn các giá trị của VGS, chẳng hạn như các điểm I D1 và I D2 như trên hình 3.38. (*) Mạch phân cực có hồi tiếp âm cho MOSFET kiểu tăng cường. Mạch phân cực thông dụng cho MOSFET kiểu tăng cường được cho ở hình 3.39a. Điện trở RG sẽ mang một điện áp lớn thích hợp đến cổng để điều khiển MOSFET “dẫn” [on]. Vì IG = 0mA và VRG = 0 V, nên mạch tương đương dc cho ở hình 3.39b. Do có kết nối trực tiếp giữa cực máng và cực cổng, nên ta có: VD = VG. VDS = VGS và (3.74) Đối với mạch ra, ta có: VDS = VDD - IDRD , thay (3.74), phương trình trở thành: VGS = VDD − I D RD (3.75) Phương trình (3.75) là phương trình đường thẳng, cho phép xác định qua hai điểm trên hai trục của đồ thi. Thay ID = 0mA vào phương trình (3.75), ta có: VGS = VDD I = 0 mA (3.76) D Thay thế VGS = 0V vào phương trình (3.75), ta có: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 86 VDD ID = (3.77) RD VGS = 0V Các đặc tuyến được xác định bởi phương trình (3.72) và (3.75) được vẽ ở hình 3.39c. Và giao chéo của hai đặc tuyến là điểm làm việc yêu cầu. (**) Mạch phân cực kiểu phân áp cho MOSFET kiểu tăng cường. Mạch phân cực thông dụng thứ hai đối với MOSFET kiểu tăng cường cho ở hình 3.40. Vì I G = 0 mA, nên ta có: R2VDÂ VG = (3.78) R1 + R2 Áp dụng định luật Kirchoff’s theo áp cho vòng mạch chỉ ở hình 3.40, ta có: + VG − VGS − VRG = 0 và VGS = VG − VRS VGS = VG − I D RS Và (3.79) VRS + VDS + VR D − VDD = 0 và VDS = VDD − VRS − VR D Đối với mạch ra: VDS = VDD − I D ( RS + RD ) hay: (3.80) Khi có các đặc tuyến của ID theo VGS và phương trình (3.79), ta có thể vẽ hai đặc tuyến trên cùng một đồ thị và lời giải được xác định tại điểm giao nhau của chúng. Với các trị số của I DQ và VGSQ đã biết, ta có thể xác định được toàn bộ các đại lượng còn lại của mạch, như VDS, VD và VS. c) Chọn điểm làm việc. Ở các họ đặc tuyến ra của FET thường được chia thành hai vùng: vùng tuyến tính (vùng ohmic ≡ vùng thuần trở) và vùng bão hòa. Trong thực tế, khi sử dụng FET trong mạch khuyếch đại thường tránh các vùng làm việc ngoài vùng bão hòa, như chỉ ở hình 3.41. Vùng A là vùng ohmic không được sử dụng vì ở vùng này dòng máng phụ thuộc nhiều vào điện áp máng. Khi thiết kế một mạch khuyếch đại tuyến tính, ta mong muốn dòng máng được điều khiển bằng tín hiệu vào mà không bằng điện áp ngang qua FET. Vùng B có thể tạo nên bởi hai yếu tố tùy thuộc vào loại FET được sử dụng. Đối với tất các các dụng cụ đều có giá trị dòng máng cho phép lớn nhất trước khi dụng cụ bị đánh thủng, khi thiết kế phải đảm bảo rằng dụng cụ không hoạt Hinh 3.41: động ở vùng này. Đối với các JFET cũng có giới hạn bắt buộc là không được phân cực thuận BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 87 tiếp giáp cổng. Một trong những giới hạn bắt buộc khác là cần phải hạn chế dòng máng hoặc điện áp cổng lớn nhất có thể được sử dụng. Vùng C là vùng điện áp đánh thủng của FET, nếu vượt quá giá trị điện áp đánh thủng, với thời gian đủ lâu sẽ rất nguy hiểm cho dụng cụ. Cuối cùng, vùng cấm thứ tư được khống chế bởi các điều kiện tiêu tán công suất. Công suất được tiêu tán ở FET được cho bởi tích của dòng điện máng và điện áp máng (vì dòng cổng là không đáng kể) và dẫn đến phát sinh nhiệt năng. Nhiệt năng này sẽ làm cho nhiệt độ của dụng cụ tăng lên nên hoạt động của dụng cụ phải được hạn chế bằng nhiệt độ cho phép của tiếp giáp. Vùng làm việc thỏa mãn các điều kiện tiêu tán công suất được giới hạn bởi đường hyperbola (tức là vị trí các điểm mà khi đó dòng nhân với điện áp bằng một hằng số) như mô tả bởi vùng D trên hình 3.41. Khi chọn điểm làm việc cho mạch khuyếch đại, phải đảm bảo mỗi transistor được giữ trong phạm vi các giới hạn an toàn và trong phạm vi vùng làm việc định mức của nó. Điều này thường yêu cầu điện áp cung cấp thấp hơn so với điện áp đánh thủng của dụng cụ, cũng như giá trị dòng máng và các giới hạn về công suất lớn nhất không bị vi phạm. Đế có dao động điện áp lớn nhất thì điểm làm việc thường được đặt gần giữa đường tải như ở hình 3.41, điều này cho phép truyền tín hiệu vào lớn nhất trước khi tín hiệu ra méo dạng. Ví dụ 3.3: Hãy thiết kế mạch phân cực của một bộ khuyếch đại cho JFET kênh-n 2N5486 bằng cách sử dụng đặc tuyến truyền đạt của dụng cụ và bằng cách tính trực tiếp. Biết VP = - 6V và IDSS = 8mA; nguồn sử dụng VDD = 15V và điện trở tải RL = 2,5kΩ; mạch khuyếch đại có điện áp ra tĩnh là 10V. Giải: Mạch khuyếch đại thích hợp được cho như hình vẽ bên, Từ biểu thức (3.47) ta biết rằng: 2 ⎛ v⎞ i D = I DSS ⎜ 1 − GS ⎟ ⎜ VP ⎟ ⎝ ⎠ bằng cách dùng các số liệu đã cho đối với VP và IDSS, ta có thể vẽ đặc tuyến truyền đạt như sau: Điện áp ra tĩnh Vo (Q) được cho bởi, Vo(Q) = VDD - VL Trong đó VL là sụt áp trên điện trở tải RL. Vì vậy, giá trị cần thiết của VL được cho bởi: VL = VDD- Vo(Q) = 15-10 = 5V. Và dòng máng tĩnh yêu cầu là: VL 5V I D( Q ) = = = 2 mA RL 2 ,5 kΩ Từ đặc tuyến truyền đạt, giá trị này của dòng máng sẽ tương ứng với một giá trị điện áp cổng-nguồn là -3V. Do cổng nối đất nên điện áp cổng-nguồn phải nhận được bằng sụt áp trên RS là +3V. Do đó , trị số của RS sẽ là: V 3V RS = GS = = 1,5 kΩ ID 2 mA Giá trị của RG thường chọn khoảng 470kΩ là thích hợp để cần có điện áp phân cực cổng là 0V. RG thường được chọn để có một trở kháng vào cao, nhưng không phải quá cao làm cho sụt áp tạo nên bởi các ảnh hưởng của dòng cổng (một vài nanoampere) trở nên đáng kể. Ta cũng có thể sử dụng phương pháp tính trực tiếp để có kết quả như đã sử dụng phương pháp đồ thị ở trên. Như trên, ta đã có giá trị dòng máng là: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 88 VoQ 5V I DQ = = = 2 mA 2 ,5 kΩ RL Từ phương trình Shockley’s (3.47): ) = −3 V. ( 2 ⎛ ⎞ ⎛ ⎞ ID V VGS = VP ⎜ 1 − ⎟ = −6 1 − I D = I DSS ⎜ 1 − GS ⎟ suy ra: 2 ⎜ ⎟ ⎜ ⎟ 8 ⎝ ⎠ VP I DSS ⎝ ⎠ Và tìm được giá trị của RS = 1,5 kΩ Như đã xác định theo phương pháp đồ thị. 3.7 MỘT SỐ ỨNG DỤNG CỦA TRANSISTOR HIỆU ỨNG TRƯỜNG. a) Các mạch khuyếch đại bằng FET. FET được dùng rộng rãi trong các bộ khuyếch đại yêu cầu tạp âm thấp và có điện trở vào cao. Cả hai loại FET kênh-n và kênh-p đều được dùng nhưng để đơn giản, ta xét các mạch dùng các mạch khuyếch đại dùng FET kênh-n. Việc thiết kế các bộ khuyếch đại dựa vào FET phải thỏa mãn cả điều kiện dc và điều kiện tín hiệu nhỏ. Hình 3.42 là mạch khuyếch đại đơn giản dùng MOSFET và JFET, trong đó mạch chỉ đơn giản gồm một transistor, một tải điện trở và một mạch phân cực. Sự khác nhau giữa các mạch trên xuất phát từ yêu cầu phân cực khác nhau của mỗi loại transistor. Tất cả các kiểu phân cực cho mạch khuyếnch đại dùng FET trên, có thể mô tả phù hợp bởi mạch cho ở hình 3.30 đã xét ở mục 3.6a, chỉ cần chọn lựa các giá trị điện áp cung cấp VGG thích hợp cho cổng. Khi sử dụng các dụng cụ kênh-n, thì điện áp này phải dương đối với các MOSFET tăng cường, âm đối với các JFET, và thường bằng 0 đối với các MOSFET nghèo [DE MOSFET]. Đối với các dụng cụ kênh-p, thì cực tính của các điện áp trên là ngược lại. Trở lại với mạch hình 3.30, tín hiệu vào được đặt giữa cực cổng và cực nguồn của FET, và tín hiệu ra là được lấy giữa cực máng và cực nguồn, vì vậy cực nguồn là cực chung giữa mạch vào và mạch ra, nên các bộ khuyếch đại có dạng thông dụng này được gọi là bộ khuyếch đại nguồn chung [common-source amplifiers]. Ví dụ, các mạch ở hình 3.42 trên là các mạch khuyếch đại nguồn chung. Mặc dù mạch hình 3.30 có thể thực hiện được, nhưng nó thường bất tiện khi phải dùng riêng rẽ nguồn cung cấp cho cổng. Thông thường, điện áp phân cực nhận được chỉ từ một nguồn cung cấp chung cho cả mạch phân cực cổng và mạch máng-nguồn. Đối với DE MOSFET, điện áp phân cực thường bằng 0 Volt, có thể nhận được đơn giản bằng cách nối điện trở RG xuống đất [ground] như ở hình 3.42a. Mạch phân cực đối với MOSFET tăng cường phức tạp hơn một chút, do đòi hỏi điện áp phân cực khác 0V. Tuy vậy, do điện áp phân cực yêu cầu nằm trong khoảng giữa điện áp cung cấp ở cực máng VDD và điện áp cung cấp ở cực nguồn VSS, nên điện áp phân cực có thể nhận được một cách dễ dàng bằng cách dùng mạch điện trở dưới dạng cầu phân áp như ở hình 3.42b. Đối với JFET, điện áp phân cực sẽ được trích ra ở đường nguồn cung cấp vào cực máng và cực nguồn. Trong trường hợp này, mạch phân cực thường sử dụng điện trở nối vào cực nguồn (gọi là điện trở nguồn) như ở hình 3.42c. Dòng điện ra cực nguồn sẽ chảy qua điện trở nguồn tạo ra sụt áp trên điện trở nguồn, làm cho điện áp trên cực nguồn cao hơn VSS, nếu nối một điện trở cổng với VSS thì cực cổng sẽ được phân cực với điện áp bằng sụt áp trên điện trở RS, và cực tính điện áp ngược lại đối với cực nguồn. Kỹ thuật phân cực này được gọi là phân cực tự động. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 89 Mạch tương đương tín hiệu nhỏ cho một bộ khuyếch đại bằng FET ở hình 3.30 được mô tả ở hình 3.43. Khi có mạch tương đương tín hiệu nhỏ của bộ khuyếch đại bằng FET, ta có thể xác định được hệ số khuyếch đại điện áp tín hiệu nhỏ. Từ hình 3.43, rõ ràng là, nếu bỏ qua ảnh hưởng của điện dung vào C, thì điện áp trên cực cổng của FET cũng chính là điện áp tại lối vào vi. Điện áp ra được xác định bởi nguồn phát dòng và điện trở tương đương của hai nhánh mắc song ≅ song là điện trở máng tín hiệu nhỏ rD và điện trở tải RL. Do vậy, điện áp ra của mạch khuyếch đại sẽ là: v o = − gm vGS (rD // RL ) = − gm vi (rD // RL ) = − gm (rD // RL ) vo vi Dấu trừ trong biểu thức cho biết điện áp ra sẽ giảm xuống khi dòng ra tăng, do điện áp ra thay đổi ngược với điện áp vào, nên đây là một bộ khuyếch đại đảo. Hệ số khuyếch đại điện áp được xác định đơn giản bằng tích của hệ số điện dẫn gm của FET và điện trở tương đương của hai nhánh song song rD và RL. v rR Hệ số khuyếch đại điện áp = o = − g m D L (3.81) rD + RL vi Chúng ta cũng dễ dàng xác định điện trở vào tín hiệu nhỏ và điện trở ra tín hiệu nhỏ của bộ khuyếch đại từ mạch tương đương. Điện trở vào đơn giản bằng với điện trở cổng RG. Bởi vì điện trở vào của FET rất cao nên điện trở cổng có thể thường được chọn cao cần thiết để phù hợp với ứng dụng cụ thể. Điện trở ra được cho bởi hai nhánh song song rD và RL. Điện trở vào và điện trở ra được tính từ mạch tương đương tín hiệu nhỏ nên được gọi là điện trở tín hiệu nhỏ, nghĩa là nó là quan hệ giữa các điện áp tín hiệu nhỏ và các dòng điện tín hiệu nhỏ. Các điện trở tín hiệu nhỏ không liên quan đến các điện áp dc và dòng điện dc trong mạch. Ví dụ 3.4: Xác định hệ số khuyếch đại điện áp tín hiệu nhỏ, điện trở vào và điện trở ra của một bộ khuyếch đại bằng FET như hình (a) dưới đây, biết rằng: rD = 100 kΩ và gm = 2 ms. Giải: Bước đầu tiên là xác định mạch tương đương tín hiệu nhỏ của bộ khuyếch đại. Dựa vào mô hình tương đương của FET, dễ dàng xác định được mạch tương đương cho bộ khuyếch đại như ở hình (b). Rõ ràng từ mạch tương đương, ta có: 100 x 10 3 2 x 10 3 = − gm (rD // RL ) = − g m D L = −2 x 10 − 3 vo rR = −3 ,9 rD + RL 100 x 10 3 + 2 x 10 3 vi Dấu trừ cho biết đây là mạch khuyếch đại đảo. Điện trở vào của mạch tín hiệu nhỏ chỉ đơn giản là RG, và vì vậy: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 90 ri = RG = 1MΩ (a) (b) Điện trở ra của mạch tín hiệu nhỏ được cho bởi: 100 x 10 3 2 x 10 3 rR ro = rd // RL = d L = ≈ 2 ,0 kΩ rd + RL 100 x 10 3 + 2 x 10 3 Ví dụ này xét mạch dùng DE MOSFET kênh-n, thực hiện tính toán tương tự đối với mạch dùng linh kiện kiểu khác của FET. Giá trị điển hình cho điện trở máng tín hiệu nhỏ rd nằm trong khoảng 50 đến 100 kΩ; điện trở này thông thường lớn hơn nhiều so với điện trở tải RL, nên trong trường hợp này ảnh hưởng của rd thường được bỏ qua, và hệ số khuyếch đại có thể được xấp xỉ bằng biểu thức: vo ≈ − g m RL vi Rõ ràng là bằng cách thay đổi giá trị của RL thì ta sẽ thay đổi được hệ số khuyếch đại của mạch khuyếch đại ở chế độ tín hiệu nhỏ, nhưng phải lưu ý rằng điều này cũng sẽ ảnh hưởng đến dòng một chiều chảy trong FET. hiệu nhỏ. Các điện trở tín hiệu nhỏ không liên quan đến các điện áp dc và dòng điện dc trong mạch. Ví dụ 3.4: Xác định hệ số khuyếch đại điện áp tín hiệu nhỏ, điện trở vào và điện trở ra của một bộ khuyếch đại bằng FET như hình (a) dưới đây, biết rằng: rD = 100 kΩ và gm = 2 ms. Giải: Bước đầu tiên là xác định mạch tương đương tín hiệu nhỏ của bộ khuyếch đại. Dựa vào mô hình tương đương của FET, dễ dàng xác định được mạch tương đương cho bộ khuyếch đại như ở hình (b). Từ mạch tương đương, ta có: 100 x 10 3 2 x 10 3 = − gm (rD // RL ) = − g m D L = −2 x 10 − 3 vo rR = −3 ,9 rD + RL 100 x 10 3 + 2 x 10 3 vi Dấu trừ cho biết đây là mạch khuyếch đại đảo. Điện trở vào của mạch tín hiệu nhỏ chỉ đơn giản là RG, và vì vậy: ri = RG = 1MΩ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 91 Điện trở ra của mạch tín hiệu nhỏ được cho bởi: 100 x 10 3 2 x 10 3 rR ro = rd // RL = d L = ≈ 2 ,0 kΩ rd + RL 100 x 10 3 + 2 x 10 3 Ví dụ này xét mạch dùng DE MOSFET kênh-n, thực hiện tính toán tương tự đối với mạch dùng linh kiện kiểu khác của FET. Giá trị điển hình cho điện trở máng tín hiệu nhỏ rd nằm trong khoảng 50 đến 100 kΩ; điện trở này thông thường lớn hơn nhiều so với điện trở tải RL, nên trong trường hợp này ảnh hưởng của (a) (b) rd thường được bỏ qua, và hệ số khuyếch đại có thể được xấp xỉ bằng biểu thức: vo ≈ − gm RL vi Rõ ràng là bằng cách thay đổi giá trị của RL thì ta sẽ thay đổi được hệ số khuyếch đại của mạch khuyếch đại ở chế độ tín hiệu nhỏ, nhưng phải lưu ý rằng điều này cũng sẽ ảnh hưởng đến dòng một chiều (dc) chảy trong FET. b) Mạch khuyếch đại lặp lại cực nguồn [ Source follower amplifier ]. Ở trên ta đã xét các mạch khuyếch đại Nguồn-chung. Một số cấu hình khuyếch đại khác được dùng rộng rãi là mạch ở hình 3.44. Trong các mạch đó, cực máng là chung cho cả mạch vào và mạch ra (lưu ý rằng, VDD là kết nối hiệu dụng với đất đối với các tín hiệu nhỏ, tức là được xem như ngắn mạch nguồn đối với tín hiệu ac). Do đó, các mạch trên được gọi là các mạch khuyếch đại máng-chung. Từ định nghĩa của gm, ta có: iD = gm vGS = gm (vG − v S ) iD gm = vGS Vì điện áp tại cực nguồn vS được cho bởi: vS = RSid , nên suy ra: RS g m 1 vS = vG = vG 1 + RS g m 1 +1 RS g m Nếu 1/ RSgm
CẤU KIỆN ĐIỆN TỬ 92 vG = 0. Như ở trên ta đã có: i D = g m vGS = g m (vG − v S ) , thay thế vG = 0, ta có: i D = g m vGS = g m (0 − v S ) Do dòng cổng là không đáng kể, nên giá trị của dòng nguồn bằng giá trị của dòng máng. Nhưng các dòng này được xét theo chiều quy ước là chảy vào dụng cụ và do đó, iS = - iD. v 1 iS = − i D = g m v S rD = S = Vì vậy: và iS gm Vì gm biến đổi theo dòng máng, nên điện trở ra cũng sẽ thay đổi theo dòng máng, nhưng giá trị điển hình của điện trở ra là vài trăm ohm đối với dòng là vài trăm miliampere. Các mạch lặp lại nguồn có giá trị điện trở vào không thấp như mạch lặp lại emitter dùng transistor bipolar (sẽ xét ở chương tiếp theo), với điện trở vào rất cao của mạch lặp lại nguồn, làm cho mạch được sử dụng nhiều, như ở các bộ khuyếch đại đệm, có hệ số khuyếch đại bằng đơn vị. c) Mạch khuyếch đại vi sai. Các mạch khuyếch đại vi sai là mạch có thể tạo một tín hiệu ra tỷ lệ với sự khác biệt giữa hai tín hiệu vào và có khả năng loại bỏ các tín hiệu cùng pha ở cả hai lối vào, đặc tính sau được xem như sự khử bỏ tín hiệu cùng pha [common-mode rejection]. Hình 3.45a, là dạng thông thường của mạch khuyếch đại vi sai thường được dùng ở các tầng vào của các bộ khuyếch đại thuật toán. Hai mạch khuyếch đại FET được phân chia một điện trở nguồn chung RS, và các điện trở cổng và máng của mỗi mạch có các giá trị bằng nhau. Các FET được chọn có đặc tính như nhau để mạch có tính đối xứng. Mạch có hai đầu vào v1 và v2, và hai đầu ra v3 và v4. Sơ đồ tương đương ở chế độ tín hiệu nhỏ của mạch khuyếch đại vi sai cho ở hình 3.45b. Điện áp vào và điện áp ra được đo với điểm tham chiếu chung (đất). Các điện trở cổng thường được chọn lớn để ít ảnh hưởng lên hoạt động của mạch và hơn nữa là để thiết lập các điều kiện phân cực dc thích hợp cho FET, do vậy các điện trở cổng được bỏ qua trong mạch tương đương tín hiệu nhỏ. Với giả thiết rằng các linh kiện trong mạch là đối xứng nhau, để có điện dẫn gm và điện trở máng rd của cả hai mạch là bằng nhau. Do điện áp vào v1 và v2 được đo đối với đất, nên điện áp đặt ngang qua tiếp giáp cổng-nguồn của mỗi FET là: vGS 1 = v1 − v S vGS 2 = v 2 − v S và Từ định luật Kirchhoff’s, ta thấy rằng: Tổng các dòng điện chảy vào một nút nào đó của mạch bằng 0. Áp dụng nguyên tắc trên cho một số điểm trong mạch tương đương, ta có các phương trình đồng thời như sau: Xét tại điểm P1 ta có: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 93 (v 3 − v S ) + g (v 4 − v S ) − vS g m vGS 1 + + =0 m vGS 2 rd rd RS Thay thế vGS1 và vGS2 đã có ở trên, ta có: (v − v S ) + g (v − v ) + (v 4 − v S ) − v S = 0 g m (v 1 − v S ) + 3 (3.82) m2 S rd rd RS Áp dụng cho điểm P2 ta có: v3 v v + 4 + S =0 (3.83) RD RD RS Và tại điểm P3 ta có: v 3 (v 3 − v S ) + g m (v1 − v S ) = 0 + (3.84) RD rd Từ các phương trình trên, ta có thể suy ra biểu thức cho các điện áp ra của mạch v3 và v4 theo các số hạng của hai đầu vào, nhưng việc giải khá phức tạp. Từ phương trình (3.83), ta giả sử rằng số hạng vS/ RS là rất nhỏ vì vậy, ảnh hưởng của số hạng trên có thể bỏ qua; tương đương với dòng tín hiệu nhỏ chảy qua điện trở nguồn RS không đổi, tức là làm việc như một nguồn dòng hằng. Nếu bỏ qua số hạng vS/ RS, thì phương trình (3.83) trở thành: v3 v + 4 =0 (3.85) RD RD suy ra: v3 = - v4. Kết hợp kết quả trên với các phương trình (3.82) và (3.84), ta nhận được biểu thức cho các tín hiệu ra: − gm v 3 = − v 4 = (v1 − v 2 ) (3.86) ⎛1 1⎞ 2⎜ + ⎟ ⎜r ⎟ ⎝ d RD ⎠ Như vậy, các tín hiệu ra là bằng nhau và ngược chiều cực tính và giá trị của chúng được xác định bằng sự chênh lệch giữa các tín hiệu ở hai lối vào, nên gọi là bộ khuyếch đại vi sai. Điện áp ra vi sai của mạch trên vo được cho bằng v3 - v4 và vì v3 và v4 là bằng nhau và ngược dấu, nên hệ số khuyếch đại của mạch có dạng đơn giản: v − v4 − gm v Hệ số khuyếch đại điện áp vi sai = o = 3 = vi v1 − v 2 ⎛ 1 1⎞ ⎜+ ⎟ ⎜r ⎟ ⎝ d RD ⎠ Lưu ý phần đã xét ở trên (mục 3.7a) thấy rằng: rd thường lớn hơn nhiều so với RD nên ta có thể đơn giản biểu thức trên: Hệ số khuyếch đại điện áp vi sai ≈ - gmRD có dạng tương tự biểu thức đơn giản của bộ khuyếch đại FET đã xét ở phần trước. d) FET như một nguồn dòng hằng. FET có thể xem như một nguồn dòng không đổi với điều kiện là điện áp máng-nguồn lớn hơn điện áp thắt, dòng máng của FET sẽ được điều khiển bởi điện áp cổng-nguồn. Do vậy, một nguồn dòng hằng rất đơn giản có thể được tạo thành dễ dàng khi áp dụng một điện áp không đỗi đến cực cổng. Đối với JFET và DE MOSFET, các dạng đơn giản nhất của mạch nguồn dòng hằng cho ở hình 3.46a và 3.46b. Ở các mạch này, chỉ kết nối đơn giản cực cổng với cực nguồn để cho dòng máng bằng IDSS, dòng điện tạo thành bởi các mạch như vậy được xác định bằng các đặc tính của dụng cụ và thường có giá trị trong khoảng 1mA đến 5 mA. Đã xuất hiện các ‘ nguồn dòng hằng ‘ thường là các FET đơn, với chân nguồn và chân cổng của BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 94 FET được kết nối bên trong để tạo thành các dụng cụ hai chân, có các mức dòng khác nhau. Người ta cũng chế tạo các nguồn dòng hằng có khả năng thay đổi mức dòng bằng cách sử dụng kỹ thuật phân cực tự động như mạch cho ở hình 3.46c. Dòng điện chảy qua dụng cụ sẽ tạo nên một sụt áp trên điện trở, tức là phát sinh một điện áp phân cực giữa cổng và nguồn. Trị số của điện trở này được hiệu chỉnh để tạo ra dòng điện hằng tùy yêu cầu của người sử dụng. Các nguồn dòng hằng bằng FET thường được dùng để tạo ra nguồn dòng cho các mạch khuyếch đại vi sai, chẳng hạn như mạch ở hình 3.47. e) FET như một điện trở được điều khiển bằng điện áp. Từ họ đặc tuyến ra (đặc tuyến dòng máng) của FET, rõ ràng là: Đối với các giá trị nhỏ của điện áp máng-nguồn, các FET có đặc tính được mô tả như một điện trở thuần [ohmic], bởi vì dòng máng tăng một cách tuyến tính theo điện áp máng. Giá trị của điện trở hiệu dụng (tương ứng với độ dốc của các đặc tuyến ra) được điều khiển bằng điện áp cổng. Điều này cho phép FET được sử dụng như một điện trở được điều khiển bằng điện áp (VCR) [voltage controlled resistance]. Các giá trị điện trở có thể được tạo ra sẽ thay đỗi từ một vài chục Ω [ohm] (hoặc thấp hơn đối với FET công suất) lên đến một vài GΩ (1 GΩ = 1000 MΩ). Ứng dụng thông thường của mạch này trong phạm vi các mạch điều khiển hệ số khuyếch đại tự động [automatic gain control circuits]. Khi đó điện áp điều khiển điện trở được lấy từ mạch phân áp với một điện trở cố định để tạo thành một bộ suy giảm được điều khiển bằng điện áp [voltage controlled attenuator] như mạch cho ở hình 3.48. Mạch suy giảm được dùng trong đường hồi tiếp âm của bộ khuyếch đại để làm thay đổi hệ số khuyếch đại của mạch. Điện áp cung cấp cho FET để điều khiển điện trở của mạch suy giảm là được trích từ tín hiệu ra của mạch khuyếch đại và được bố trí sao cho nếu biên độ điện áp ra tăng, thì lượng hồi tiếp âm tăng, dẫn đến làm giảm hệ số khuyếch đại của bộ khuyếch đại. Điều này cho phép duy trì biên độ ra tại một giá trị không đổi nào đó độc lập với biên độ của tín hiệu vào. Kỹ thuật này thường được sử dụng, ví dụ như: giữ âm lượng của một máy thu radio không đổi, ngay khi cường độ của tín hiệu radio luôn thay đổi. Một ứng dụng khác của các bộ suy giảm được điều khiển bằng điện áp là trong việc chế tạo các bộ dao động, mà trong đó mạch điều khiển hệ số khuyếch đại tự động dùng để ổn định hệ số khuyếch đại của bộ dao động mà không làm méo dạng tín hiệu ra. Các mạch suy giảm được điều khiển bằng điện áp có thể được sử dụng với các tín hiệu vào DC hay AC, do FET là dụng cụ có tính đối xứng trong nguyên tắc làm việc của nó (mặc dù đặc tính BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 95 của các FET đối với các tín hiệu vào có cực tính khác nhau thường rất khác nhau), nhưng để tránh gây méo dạng thì biên độ của tín hiệu vào cần phải được hạn chế ở một vài chục milivolts. g) FET như một chuyển mạch tương tự. Bằng cách đặt một điện áp thích hợp đến cực cổng của FET, ta có thể biến đổi điện trở máng- nguồn hiệu dụng từ vài chục ohm hay thấp hơn (ngắn mạch một cách hiệu dụng trong nhiều ứng dụng) đến một giá trị cao, tức là có thể xem mạch hầu như là hở mạch. Điện trở của FET ở hai trạng thái như trên được gọi là điện trở dẫn [ON resistance] và điện trở ngưng [OFF resistance]. Khả năng chuyển dụng cụ từ ‘ Dẫn’ [ON] sang ‘Ngưng’ [OFF] theo phương pháp này sẽ cho phép FET được sử dụng như một chuyển mạch, như hình 3.49. Hình 3.49a là chuyển mạch nối tiếp dùng JFET. MOSFET có thể được sử dụng theo cách tương tự. Khi FET được chuyển sang Dẫn [ON] thì điện trở giữa lối vào và lối ra của mạch rất nhỏ, bằng điện trở ON của FET, dụng cụ được xem như ngắn mạch. Khi FET chuyển sang Ngưng [OFF] thì điện trở giữa lối vào và lối ra của mạch sẽ bằng với điện trở OFF của FET. Do có nhiều khoảng giá trị khác nhau giữa điện trở ON và OFF, nên FET thường được dùng như một chuyển mạch rất hiệu quả. Hình 3.49b mô tả FET được sử dụng ở mạch song song. Ở đây điện trở nối tiếp R được chọn lớn so với RON , và nhỏ so với ROFF. Bộ phân áp sẽ tạo nên một điện áp ra gần bằng Vi khi dụng cụ chuyển sang OFF, và gần bằng không khi dụng cụ chuyển sang ON. Khi dùng FET như các chuyển mạch tương tự, cần phải đảm bảo các điều kiện làm việc thích hợp cho dụng cụ. Chủ yếu đảm bảo không được vượt quá điện áp đánh thủng của cổng, nhưng cũng cần phải đảm bảo điện áp thích hợp ở cổng để dụng cụ làm việc theo cả hai trạng thái: Dẫn hoàn toàn hoặc Ngưng hoàn toàn. Đối với MOSFET kênh-n, thì cổng có thể lấy điện áp dương lớn hơn để chuyển dụng cụ sang Dẫn [ON], và phải có điện áp âm so với điện áp vào để chuyển dụng cụ sang Ngưng [OFF]. Đối với JFET trạng thái hơi khác với MOSFET, đặc biệt khi sử dụng ở các mạch nối tiếp, vì tiếp giáp cổng của JFET cần phải không được phân cực thuận. Mạch dùng cho JFET cho ở hình 3.50. Khi điện áp chuyển mạch VS dương hơn so với điện áp vào Vi thì diode sẽ được phân cực ngược và điện áp cổng sẽ bằng với Vi do điện trở R, sẽ chuyển FET sang ON. Nếu VS có giá trị âm thì diode sẽ dẫn và đưa điện áp âm vào cổng so với nguồn và chuyển FET về OFF. h) FET như một chuyển mạch số. Ngoài ứng dụng FET làm chuyển mạch tương tự, các FET (riêng các MOSFET) được sử dụng rộng rãi trong các ứng dụng số. Trong đó, các mạch thường theo hai trạng thái hay nhị phân [binary], trong các mạch số, tất cả các tín hiệu đều được quy về một trong hai dải điện áp, một dải điện áp biểu diễn trạng thái thứ nhất (ví dụ trạng thái ON), và dải điện áp khác biểu diễn trạng thái thứ hai (ví dụ trạng thái OFF). Các khoảng điện áp này thường được xem như mức ‘logic 1’ và ‘logic 0’. Trong các mạch dùng MOSFET thì thường đối với các mức điện áp gần bằng 0 sẽ tương đương với một mức logic 0, và đối với các điện áp gần bằng điện áp dương của nguồn cung cấp sẽ tương đương với mức logic 1. Một mạch logic đơn giản nhất là bộ đảo logic [logical inverter] cần cho việc tạo ra một điện áp tương ứng với mức logic 1 nếu đầu vào tương ứng với mức logic 0, và ngược lại. Mạch đảo đơn giản để thực hiện chức năng này cho ở hình 3.51a. Mạch sử dụng một MOSFET tăng cường kênh-n và một điện trở. Khi được dùng như một mạch đảo logic, thì điện áp vào sẽ thay đổi theo cả hai hướng: gần bằng 0 (mức logic 0) hoặc gần bằng điện áp nguồn VDD (mức logic 1). Khi điện áp vào gần bằng 0 V, thì MOSFET tăng cường sẽ được chuyển về ngưng dẫn [OFF] (vì BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 96 dụng cụ cần phải có điện áp dương đặt trên cổng để tạo ra kênh dẫn giữa vùng máng và vùng nguồn), vì vậy dòng máng là không đáng kể, tức là không có sụt áp trên điện trở R, do đó điện áp ra gần bằng với điện áp nguồn cung cấp VDD (mức logic 1). Khi điện áp vào gần bằng với điện áp nguồn cung cấp, thì MOSFET sẽ được chuyển sang dẫn [ON] và có dòng chảy qua điện trở R, điện áp ra giảm gần bằng với mức đất chung (mức logic 0). Như vậy, khi điện áp lối vào cao thì sẽ có điện áp lối ra thấp và ngược lại nên mạch có chức năng của một bộ đảo. Mạch ở hình 3.51a hoàn toàn có thể thực hiện với các linh kiện rời nhưng ít được dùng trong các vi mạch (IC). Một trong những lý do giải thích tại sao các MOSFET được sử dụng rộng rải trong các vi mạch số là do mỗi MOSFET chỉ cần một diện tích rất nhỏ trên phiến Silicon, nên cho phép chế tạo một số lượng lớn các dụng cụ trên một chíp đơn. Ngược lại các điện trở thường chiếm một tỷ lệ diện tích lớn hơn nhiều. Do vậy, khi chế tạo các mạch đảo logic bằng MOSFET người ta thường sử dụng mạch như ở hình 3.51b. Trong đó, một MOSFET thứ hai được dùng như một tải tích cực, làm giảm nhiều diện tích vùng Silicon cần thiết để chế tạo các mạch đảo trong các vi mạch. Tương tự, cũng có thể chế tạo các mạch đảo bằng MOSFET tăng cường kênh-p ở cả dạng rời và dạng vi mạch như trên. i) Các mạch CMOS. Trong các mạch NMOS và PMOS được giới thiệu ở trên, giá trị của điện trở tải R (hoặc điện trở hiệu dụng của MOSFET được dùng thay vào vị trí của điện trở) sẽ ảnh hưởng đến điện trở ra của mạch khi lối ra ở mức cao, và có sự tiêu tán công suất của cổng khi lối ra ở mức thấp. Khi điện áp lối vào thấp , thì chuyển mạch MOSFET chuyển về ngưng dẫn [OFF] và lối ra được đẩy lên cao bởi điện trở tải R. để nhận được điện trở ra thấp thì R cần phải nhỏ. Khi lối vào ở mức cao, thì chuyển mạch MOSFET sẽ được chuyển sang dẫn [ON] và lối ra được đẩy xuống thấp. Do sự chuyển mạch MOSFET có điện trở ON thấp nên điện trở ra thấp, làm cho mạch hút mức dòng cao từ tải ngoài. Trong trường hợp này hầu như toàn bộ điện áp nguồn cung cấp được đặt trên điện trở tải R tạo ra một dòng lớn và vì vậy sẽ tiêu tán công suất lớn. Để tối thiểu hóa công suất tiêu tán này thì điện trở tải cần phải lớn. Rõ ràng là các đòi hỏi điện trở ra thấp và tiêu tán công suất thấp là các yêu cầu đối lập nhau trên giá trị của R. Vấn đề này có thể được khắc phục bằng cách sử dụng mạch như ở hình 3.52. Trong đó cả hai transistor NMOS và PMOS được ghép thành một mạch mà bây giờ được mô tả như mạch MOSFET bổ phụ [Complementary MOS] hay mạch logic CMOS. Khi điện áp vào gần bằng 0, thì dụng cụ kênh-n T2 sẽ được chuyển về ngưng dẫn [OFF] nhưng dụng cụ kênh-p T1 được chuyển sang dẫn [ON]. Khi điện áp lối vào gần bằng với mức điện áp nguồn cung cấp thì vị trí được đảo ngược, với T1 ngưng [OFF] và T2 dẫn [ON]. Như vậy, với cả hai trạng thái ở lối vào thì một trong hai transistor sẽ dẫn [ON] và transistor kia ngưng [OFF]. Mạch ở hình 3.52a có thể được tương đương bởi mạch hình 3.52b. Với chuyển mạch T1 kín và T2 hở, thì lối ra sẽ được đẩy lên mức cao và điện trở lối ra thấp, được xác định bởi điện trở mở- điện trở ON của T1. Với T2 kín và T1 hở, thì lối ra sẽ được đẩy xuống thấp và điện trở ra cũng xuống thấp mà bây giờ được xác định bởi điện trở ON của T2. Trong cả hai trường hợp, vì một trong hai chuyển mạch được chuyển về ngắt [OFF] nên chỉ có sự cung cấp dòng là dòng là dòng kéo về bởi tải. Nếu tải là một MOSFET khác loại thì dòng kéo về sẽ không đáng kể vì điện trở vào cao của các MOSFET. Vì vậy, cả hai trạng thái điện trở ra của mạch CMOS là rất thấp và sự tiêu tán công suất là cực nhỏ. Trên thực tế, khi ở trạng thái tĩnh, thì sự tiêu tán công suất thường không đáng kế. Ở các mạch ứng dụng thì công suất được tiêu thụ bởi một mạch CMOS được xác định bằng một lượng nhỏ dòng điện chảy qua khi các dụng cụ chuyển mạch từ trạng thái này sang trạng thái khác. Trong một khoảng thời gian ngắn, cả hai transistor đều dẫn, tạo ra một ngắn mạch đột ngột từ nguồn cung cấp đến đất chung. Do tiêu thụ công suất thấp, nên các mạch CMOS được sử dụng rộng rải trong các ứng dụng làm việc bởi nguồn cung cấp bằng pin. Vấn đề này sẽ được thảo luận trong các giáo trình khác. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
CẤU KIỆN ĐIỆN TỬ 97 BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí

65 tài liệu

2428 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.