Chương 6: Kỹ thuật số cơ bản

Chia sẻ: Nguyen Khac Truong | Ngày: | Loại File: PPT | Số trang:27

Thêm vào BST

Báo xấu

263
lượt xem 68
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nghiên cứu các mối liên hệ (các phép tóan logic) giữa các biến logic (chỉ nhận 1 trong 2 giá trị là “0” hoặc “1”).

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Chương 6: Kỹ thuật số cơ bản

Kỹ thuật điện tử thu Nguyễn Duy Nhật Viễn
Chương 6 Ch Kỹ thuật số cơ bản
Nội dung Cơ sở   Các phần tử logic cơ bản  Tối giản hàm logic
Cơ sở
Đại số logic Phương tiện toán học để phân tích và  tổng hợp các thiết bị và mạch số.  Nghiên cứu các mối liên hệ (các phép tóan logic) giữa các biến logic (chỉ nhận 1 trong 2 giá trị là “0” hoặc “1”).
Các phép toán logic Các Phép phủ định (đảo)   x=1, x=0 x=0, x=1 (x)=x (x)=x Phép cộng logic   0+0=0 0+1=1 1+0=1 1+1=1  x+0=x x+1=1 x+x=x x+x=1 Phép nhân logic   0.0=0 0.1=0 1.0=0 1.1=1  x.0=0 x.1=x x.x=x x.x=0
Các luật và định lý Các Các luật Định lý Demorgan    Luật hoán vị:  F(x,y,z,…,+,.) x+y=y+x =F(x,y,z,…,.,+)  x.y=y.x  Ví dụ   Luật kết hợp  x+y+z=x.y.z x+y+z=(x+y)+z=x+(y+z)   x.y.z=x+y+z x.y.z=(x.y).z=x.(y.z)   Luật phân phối x.(y+z)=x.y+x.z  Chứng minh? x+(y.z)=(x+y)(x+z) 
Bài tập Bài Chứng minh: 
Các phần tử logic cơ Các bản
Phần tử phủ định (NO) Ph x FNO Ký hiệu  FNO=x Phương trình  Bảng trạng thái  x FNO 0 1 1 0
Phần tử hoặc (OR) Ph Ký hiệu  x FOR y Phương trình  FOR=x+y Bảng trạng thái  X Y FOR 0 0 0 0 1 1 1 0 1 1 1 1
Phần tử và (AND) Ph Ký hiệu  x FAND y Phương trình  FAND=x.y Bảng trạng thái  X Y FAND 0 0 0 0 1 0 1 0 0 1 1 1
Phần tử hoặc – phủ định (NOR) Ph Ký hiệu  x FNOR y FNOR=x+y Phương trình  Bảng trạng thái  X Y FNOR 0 0 1 0 1 0 1 0 0 1 1 0
Phần tử và –phủ định (NAND) Ph Ký hiệu  x FNAND y Phương trình  FAND=x.y Bảng trạng thái  X Y FNAND 0 0 1 0 1 1 1 0 1 1 1 0
Tối giản hàm logic
Biiểu diễn hàm logic B Dạng tổng của các tích  Dạng tích của các tổng  Chú ý:   Dạng tổng của các tích thuận tiện hơn trong tính toán.
Ví dụ: Ví Thiết kế mạch logic với hàm:  F ( x, y, z ) = x. y.z + x. y.z + x. y.z + x. y.z + x. y.z + x. y.z Mạch thực hiện   (slide sau) Nhận xét:   Mạch quá phức tạp, tốn kém linh kiện. Giải pháp:   Tối giản hóa hàm logic
x.y.z x.y.z x.y.z F x.y.z x.y.z x.y.z x y z x y z
Tối giản hàm logic bằng định lý Sử dụng các luật, định lý để tối giản hóa hàm logic.  Ví dụ 1: Tối giản bằng định lý hàm logic:  F ( x, y, z ) = x. y.z + x. y.z + x. y.z + x. y.z + x. y.z + x. y.z F ( x, y, z ) = y.z + y.z + x.z F ( x, y, z ) = z + x.z F ( x, y, z ) = z + x.z + x.z F ( x, y, z ) = z + x. Nhận xét: Không phải đơn giản trong việc tối giản,  nhiều khi không xác định được phương h ướng
Tối giản hóa bằng bìa Karnaugh Bìa Karnaugh:  thành các ô, biểu diễn giá trị của hàm  Chia theo các biến.  Các ô lân cận chỉ khác nhau 1 biến. Ví dụ 2:  AB AB AB AB AB Không C 00 01 11 10 lân cận Lân cận 0 0 1 0 1 1 0 0 1 1 Lân cận