Độ tin cậy hệ thống Độ tin cậy của quá trình bán dẫn

Chia sẻ: Sas Sas | Ngày: | Loại File: PDF | Số trang:10

Thêm vào BST

Báo xấu

82
lượt xem 8
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nghiên cứu độ tin cậy bán dẫn được dùng lượng hoá đặc tính suy tàn (wear out) của linh kiện bán dẫn. Để ước lượng độ tin cậy của sản phẩm bán dẫn, cần xem xét nhiều yếu tố. Một sản phẩm bán dẫn thưởng gồm 1 khuôn gắn vào bằng cách hàn hay dán epoxy, dùng dậy tạo kết nối mạch từ khuôn đến các chân của linh kiện.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Độ tin cậy hệ thống Độ tin cậy của quá trình bán dẫn

TIN C Y C A QUÁ TRÌNH BÁN D N ð 1. M ñu Nghiên c u ñ tin c y bán d n ñư c dùng lư ng hóa ñ c tính suy tàn (wear out) c a linh ki n bán d n. ð ư c lư ng ñ tin c y c a s n ph m bán d n, c n xem xét nhi u y u t . M t s n ph m bán d n thư ng g m m t khuôn g n vào võ b ng cách hàn hay dán epoxy, dùng dây t o k t n i m ch t khuôn ñ n các chân c a linh ki n. V n ñ là ph n t này dù riêng l hay tương tác nhau ñ u có kh năng t o h ng hóc cho linh ki n. ð ño lư ng h th ng ph n t này, c n thi t k th nghi m ñ tin c y có nh n m nh ñ n t ng ph n t trong toàn s n ph m. Khuôn bán d n thư ng là ph n t kh i ph c t p nh t trong s n ph m nên d b h ng hóc nh t. M c tiêu nghiên c u ñ tin c y c a bán d n b o ñ m ñư c là quá trình s n xu t t o s n ph m có ñ tin c y dài h n ch p nh n ñư c. M c tiêu thư ng ñư c th c hi n qua chu i các th nghi m stress lên phương ti n s n xu t v i nhi u t m ho t ñ ng khác nhau. Ch c năng linh ki n b gi m c p ñư c giám sát trong su t quá trình th nghi m. Th nghi m stress ñư c dùng trên linh ki n b gi m ch t lư ng tham s hay h ng hóc tai bi n (catastrophic). Các th nghi m này cho phép tìm ra cơ ch v gi i h n c a ñ tin c y trong quá trình s n xu t bán d n. Phân tích th ng kê d li u th c nghi m cho phép thi t l p mô hình hu ng d n ñ tin c y cho quá trình bán d n. Mô hình này có th ñơn gi n khi ư c lư ng tính năng linh ki n trong môi trư ng cho trư c hay ph c t p hơn như mô hình d báo th ng kê ñ tin c y. Hơn n a, cơ ch h ng hóc ch y u làm suy gi m tính năng v ñi n c a v t th ñư c tìm ra t phương pháp th c nghi m, cùng y u t suy gi m ph thu c môi trư ng. Các k sư quá trình và thi t k dùng ñư c thông tin này ñ c i thi n quá trình nh bi t ñư c cơ ch h ng hóc, t o ñ tin c y cao hơn. Các bư c lý tư ng trong quá trình nghiên c u ñ tin c y c a quá trình bán d n là: 1. Nh n d ng và ñ nh tính cơ ch ch y u tác ñ ng lên linh ki n v i m t s quá trình. 2. Thi t l p y u t ph thu c ch c năng c a ñ tin c y trong ñi u ki n ng d ng c a linh ki n. 3. Xác ñ nh mô hình ñ tin c y m u c a quá trình bán d n. 4. ðưa k t qu này ngư c v quá trình thi t k và k thu t ñ c i thi n ch t lư ng ñ tin c y. Chương này ch bàn v quá trình dùng trong c u trúc nhi t c a khuôn bán d n (semiconductor dies), ñ c bi t quan tâm ñ n k thu t tin c y trong quá trình bán d n c a công ngh (Gallium Arsenide). Có th dùng k thu t tương t cho các lo i linh ki n bán d n khác. 2. T ng quan v nghiên c u ñ tin c y c a quá trình bán d n trong công nghi p GaAs
Ph n này tóm t t k thu t cơ b n ñang dùng trong công nghi p GaAs khi nghiên c u ñ tin c y. Cung c p t ng quan v cơ ch h ng hóc tìm ñư c qua th nghi m và ñ ngh phương pháp th nghi m ñ tin c y c a quá trình bán d n. 2.1 Phương ti n th nghi m Mu n xác ñ nh ñ tin c y c a quá trình bán d n, c n xem phương ti n dùng trong th nghi m là gì. Có ba phương ti n th nghi m là m ch tích h p (ICs), ph n t r i (FETs, t ñi n, ñi n tr , v.v.,. .), và các c u trúc th nghi m ñ c thù. Các phương ti n này ñ u có ưu và như c ñi m riêng. M ch tích h p là phương ti n ñư c dùng ph bi n nh t. Linh ki n GaAs thư ng là m ch tích h p vi ba ñơn l p MMIC (microwave integrated circuit). Có th dùng s n ph m thông thư ng, nhưng cũng là m ch ñư c thi t k ñ c bi t nh m tác ñ ng ñư c lên m i linh ki n r i c a quá trình. Dùng ñư c s n ph m thông thư ng làm c u trúc th nghi m ñ tin c y khi yêu c u v s a ch a và th nghi m ñã s n sàng, ñ ng th i linh ki n cũng ñư c cung c p ñ y ñ . M t ưu ñi m n a là ng d ng ñư c tr c ti p k t qu nghiên c u ñ tin c y vào s n xu t s n ph m hay h các s n ph m tương t . Khó khăn nh t khi dùng MMIC là h ng hóc v ñi n, th ng kê, và v t lý r t ph c t p, do phương ti n th nghi m có m c ph c t p cao hơn trư ng h p linh ki n r i (xem hình 1). Có th dùng linh ki n r i trong thi t k ICs trong quá trình nghiên c u ñ tin c y c a quá trình bán d n. Nghiên c u v phương pháp này ñã ñư c công b trong nhi u công trình (xem ph n tham kh o 1). Dùng linh ki n này làm phương ti n th nghi m, thì d dàng nh n ra cơ ch h ng hóc do t ng ph n t linh ki n r i ñ u ñư c xem xét và bi t ñư c ñ c tính v ñi n. Khi chu n hóa ñư c theo ñ tin c y, thì mô hình hóa và truy c p ñ c tính ñi n c a s n ph m m i dùng linh ki n này trong giai ño n thi t k . Thí d vi c dùng transistor (MESFET), linh ki n t ñi n và ñi n tr , là linh ki n ñư c th nghi m và nghiên c u ñ c tính ñi n trong nghiên c u ñ tin c y (xem hình.2). Ba y u ñi m l n nh t khi dùng linh ki n r i làm phương ti n th nghi m khi nghiên c u ñ tin c y quá trình bán d n là tính gá l p, tính s n sàng, và tính tương quan. Các ñi u này là thách th c khi thi t k gá l p t n t i trong môi trư ng th nghi m ñ tin c y nhi t ñ cao t o ra y u t phân c c cho phương ti n th nghi m. Thách th c này càng l n khi t n s cao, ñ l i l n và khi dùng linh ki n GaAs FET có ñ r ng c ng G nh hơn micromét. Các linh ki n này c c kỳ nh y c m v i dao ñ ng phân c c. Tính s n sàng c a linh ki n cũng là v n ñ khi c n có s lư ng ñ l n ñ th c hi n th nghi m th ng kê v tu i th dùng linh ki n r i, như trư ng h p linh ki n chưa ñư c s n xu t m c ñ s n ph m. Kh năng mô hình hóa ñ tin c y c a m ch ñi n cũng là v n ñ . ði u quan tr ng là mô hình ñ tin c y l i tương quan ch c ch v i y u t không nhìn th y ñư c khi th nghi m v tu i th trên m t s n ph m th c. Các c u trúc th nghi m c th cũng có ưu ñi m và như c ñi m c a ng d ng dùng kinh ki n r i. Các phân tích t ng hóc s d dàng hơn khi thi t k cho quá trình ñ c thù, thí d như:
• Linh ki n mô hình ñư ng dây dài TLM (Transmission Line Model) (ñi n tr hình thang), ñư c dùng cho ñ c tính ñi n tr ti p xúc (contact) và màng (sheet). • Van der Pauw crosses, ñư c dùng cho ñ c tính ñi n tr màng và kích thư c t i h n c a c u trúc. • Chu i c u không khí (air bridge chains) hay chu i c a c u trúc khác), dùng cho nghiên c u m t ñ khuy t t t c a quá trình. • Dây song song v i ñ dày và cách kho ng khác nhau, dùng cho nghiên c u hi n tư ng d ch chuy n ñi n t (electro migration) ph thu c dòng ñi n và hi n tư ng ng n m ch ph thu c trư ng. • T MIM: (Metal-Insulator- Metal) dùng khi nghiên c u ch t lư ng c a phim lư ng c c (Si3N4, SiO2). • FETs ph ng (FETs có chi u dài c ng 50–100 µm), dùng nghiên c u ñ c tính ñi ñ Schottky, pha t p ch t (doping), và v n ñ v tính ñi ñ ng (mobility). Có nhi u d ng c u trúc ñ c thù khác nhau cho t ng quá trình (xem hình 3). M i ph n t ñóng góp vào mô hình ñ tin c y; tuy nhiên, v n ñ ti m n v tính s a ch a ñư c (fixturing), tính s n sàng và tính tương quan ñ u còn ng d ng ñư c. 2.2 Thi t k th c nghi m Nghiên c u ñ tin c y c a bán d n thư ng dùng m u th có kích thư c bé hơn s n ph m. Khi m i nghiên c u v ñ tin c y c a m t quá trình, thì dùng kích thư c m u trong th c nghi m step-stress ñ có ngay ño lư ng x p x , nhanh, v ñ nh y c a nhi u d ng khác nhau c a th nghi m có tính gia t c tăng cư ng. Nhi t ñ luôn là y u t ñư c tăng cư ng nhi u nh t, do có nh hư ng ch y u lên trên cơ ch h ng hóc võ ngoài c a GaAs. M t th nghi m step-stress tiêu bi u bao g m linh ki n ñ t trong chu kỳ nhi t ñ 24 gi , b t ñ u t 125°C và tăng d n m i ngày 25°C cho ñ n khi ít nh t 50% s lư ng b h ng (thư ng là kho ng hơn 6 bư c). Các phương ti n th ñ u ñư c ghi nh n ñ c tính v ñi n trư c và sau m i bư c. Các ñơn v th ñư c hay không ñư c phân c c trong các giai ño n stress. T k t qu th nghi m step-stress này, có quy t ñ nh ñ nh tính theo ñ gia t c trong các th nghi m v tu i th . Dùng k t qu step-stress hay/và các kinh nghi m trư c ñó vào trong quá trình ñang th nghi m, thi t k ñư c nghiên c u v ñ tin c y dùng y u t gia t c c ñ nh. Kích thư c m u trong th nghi m này thay ñ i t 10 ñ n 40 linh ki n cho m i ñi u ki n gia t c, v i ít nh t là hai, t t nh t là ba, t h p các y u t phân c c nhi t ñ ñư c áp d ng. Thư ng dùng các kênh nhi t ñ t 125°C ñ n 300°C. ð i v i các ng d ng tín hi u nh (tuy n tính), thì linh
ki n thư ng ñư c phân c c dùng dòng ñi n m t chi u (DC). ð i v i ng d ng mà linh ki n ph i v n hành trong ñi u ki n có y u t nén ñ l i (phi tuy n), thì nên th nghi m v tu i th v i ñi u ki n phân c c RF, do lúc này y u t phân c c x p x DC không hi u qu n a. Kích thư c m u trong phân c c RF, khi so sánh v i th nghi m tu i th dùng phân c c DC, thu ng nh hơn, ñơn gi n hơn do chi phí cho m i m u dùng cho gá l p và cho th nghi m tu i th thư ng l n hơn nhi u. Khi nhi t ñ ñư c dùng nhi u trong y u t gia t c cao, y u t khác cũng quan tr ng ñ hi u rõ ñư c ñ c tính v ñ tin c y c a quá trình. M t ñ dòng ñi n và ñi n áp là y u t gia t c liên quan ñ n v n ñ phân c c có ý nghĩa v i linh ki n GaAs; tuy nhiên, phương tiên th nghi m thư ng không b tăng cư ng trong t m v m t ñ dòng ñi n hay ñi n áp. Các linh ki n thư ng ñư c phân c c t i ñi n áp và dòng ñi n danh ñ nh ñ ng th i ch u m c nhi t ñ cao. Xu hư ng này có giá tr cho m i s n ph m ñư c s n xu t trong cùng m t quá trình v i cùng ñi u ki n v phân c c, ñã ñơn gi n r t nhi u cho nghiên c u. 2.3 Th c hi n th nghi m v tu i th Khi xác ñ nh ñư c ñi u ki n nhi t ñ và phân c c cho th nghi m gia t c không ñ i xong, thì ti n hành th nghi m gia t c v tu i th . Tương t như trong trư ng h p step- stress, ñ c tính v ñi n ñư c ghi nh n cho m i bư c trư c, trong và sau m i bư c gia t c. Các s li u ño lư ng này ñư c th c hi n t i nhi t ñ phòng. Hơn n a, ñi u ki n phân c c (dòng ñi n, ñi n áp) c a m i linh ki n ñ u ñư c quan sát trong t ng chu kỳ gia t c. ð c tính ñi n c a linh ki n phát tri n theo hàm th i gian gia t c nh m xác ñ nh khi linh ki n h ng, do tham s hay do tai bi n. Th nghi m tu i th thu ng ñư c th c hi n liên t c cho ñ n khi ít nh t 50% linh ki n b h ng. 2.4 Phân tích d li u Phân tích d li u thu th p ñư c khi th nghi m gia t c tu i th ñư c th c hi n theo ba m c; ñáp ng v ñi n c a t ng linh ki n, ñáp ng th ng kê c a t t c linh ki n th nghi m v i m t ñi u ki n gia t c và ñáp ng th ng kê c a m i m c ñ gia t c hi n có trong nghiên c u ñ tin c y c a quá trình bán d n. Các phân tích này, k t h p v i phân tích h ng hóc v t lý, cung c p hi u bi t v cơ ch h ng hóc c a quá trình và cơ ch ph thu c ch c năng c a môi trư ng gia t c trong quá trình th nghi m tu i th . Phân tích d li u v ñi n bao g m các ño ñ t (quan sát) t i ch . Các d li u quan sát ñư c bao g m ñi n áp và dòng ñi n phân c c, và/hay tham s tính toán ñư c t ñi u ki n phân c c này. Hình 4 minh h a s thay ñ i c a beta (ñ l i dòng ñi n DC) c a 11 transistor lư ng c c trong quá trình th nghi m tu i th . Các d li u này cho phép xác ñ nh th i gian xu t hi n h ng hóc v i ñ chính xác cao c a m i linh ki n trong nhóm th nghi m tu i th . ð có th nghi m ñ c thù này, h ng hóc ñư c xác ñ nh khi m c suy gi m l n hơn 10% v beta. Xây d ng l i ñ th d li u (hình. 4) tương ñ i so v i giá tr ño lư ng ban ñ u c a beta nh m cung c p phương tiên ñơn gi n hơn khi xác ñ nh th i gian h ng hóc ñ c thù c a linh ki n này. (xem hình 5).
Th nghi m tu i th không h n quan sát d dàng m i tham s c a linh ki n, ñ c bi t trong ñi u ki n RF và tham s vi ba. Do ñó, c n l n lư t d ng theo chu kỳ vi c áp d ng y u t stress và ñ c tính ñi n t i nhi t ñ phòng. ðo lư ng t i nhi t ñ phòng cũng cung c p phương ti n ki m tra t c ñ gi m c p t i nhi t ñ cao, có tương quan v i ñ gi m c p tính năng t i nhi t ñ công tác. Thí d c a d ng ño lư ng này v hình 6, cho th y thay ñ i ñ l i t i 9 GHz c a b khu ch ñ i nhi u th p băng X (LNAs) là hàm theo th i gian khi phân c c DC tăng cư ng c a kênh FET t i nhi t ñ 200°C. Tương t như d li u quan sát ñư c, ño lư ng t i nhi t ñ phòng này còn ñư c dùng ñ xác ñ nh th i gian h ng hóc c a linh ki n trong th nghi m v tu i th .
Phân tích ño lư ng này, k t h p hi u bi t v thay ñ i v t lý c a linh ki n nh hư ng lên tính năng ñi n, là y u t quan tr ng ñ tìm cơ ch h ng hóa v t lý quan sát ñư c. Khi h ng hóc b t ñ u xu t hi n, thì b t ñ u c p phân tích d li u th hai. M c tiêu phân tích là tóm t t th ng kê k t qu c a th nghi m tu i th . C n xác ñ nh hàm toán h c mô t chính xác phân b c a h ng hóc linh ki n theo th i gian, cho t ng th nghi m tu i th . Phân b dùng trong nghiên c u ñ tin c y vi ñi n t thư ng ñư c v theo semi-log (xem hình 7) và phân b Weibull. Hai ñ th v hình 7 bao g m h ng hóc theo th i gian c a b khu ch ñ i nhi u th p LNA t i băng X, phân c c DC t i các nhi t ñ 200°C và 250°C. ð th này cũng bi u di n th i gian median c a h ng hóc, giá tr ñ l ch sigma theo chu n logarithm, và các h s kh p cho m i t p d liêu h ng hóc. Khi xác ñ nh ñư c phân b mô t ñ c tính ñ tin c y c a quá trình dư i nhi u t p ñi u ki n môi trư ng khác nhau, b t ñ u m c ñ phân tích d li u sau cùng. ði u này g m: mô hình hóa s ph thu c ch c năng v ñ tin c y c a linh ki n (t c là tu i th ) trên m c ñ stress mà linh ki n ch u ñ ng trong th nghi m tu i th . Trong th nghi m tu i th v i nhi t ñ gia t c nh m t o y u t gi m ph m ch t và h ng hóc, thư ng dùng mô hình Arrhenius. Theo ñó mô hình Arrhenius ñư c viêt theo: MTTF= Aexp(Ea/kT) (1) trong ñó MTTF : th i gian trung bình h ng hóc t i m t s nhi t ñ T( ñ Kelvin), Ea : năng lư ng kích ho t, và A h ng s . ð th c a nhi t ñ th nghi m tu i th theo d li u ñ tin c y thư ng ñư c bi u di n theo t c ñ h ng hóc t c th i, còn ñư c g i là t c ñ hazard (xem chương 8). N u MTTF tính theo ñơn v gi , thì t c ñ hazard dùng ñơn v ño FITs. M t FIT b ng h ng hóc c a m t linh ki n trong 109 gi v n hành linh ki n. T c ñ hazard t i các nhi t ñ ñư c tính toán t tham s phân b h ng hóc t i nhi t ñ ñó. M t thí d v t c ñ hazard v theo semi-log ñư c v hình 9.
2.5 Cơ ch c a h ng hóc quan sát ñư c Khi nghiên c u ñ tin c y c a quá trình, c n xem xét các d ng h ng hóc xu t hi n. Nh m h tr tìm hi u v phương th c c u t o c a MESFET và cơ ch h ng hóc tác ñ ng v t lý vào nơi nào trong linh ki n, trong hình 10 v m t c t c a m t FET, trong quá trình chuy n m ch 1µm. Các báo cáo m i ñây v cơ ch h ng hóc c a MMICs dùng GaAs cho th y y u t gate sinking và hot electron trapping. M t cơ ch khác như y u t gi m c p c a ñi n tr n i (ohmic contact degradation) và suy gi m c p do oxid hóa (passivation), và m t cơ ch n a là y u t nhi m ñ c hyñrô (hydrogen poisoning). Tuy nhiên y u t này ch nh hu ng lên linh ki n GaAs có võ b c kín.
Gate Sinking Cơ ch h ng hóc gate sinking ñư c xác ñ nh dùng t h p hai y u t gi m c p tham s v ñi n: suy gi m dòng c c thoát b o hòa IDSS, và s suy gi m biên ñ ñi n áp pinch-off, VP. Cơ ch này do khu ch tán c a vàng vào c ng c a FET, dù ñi qua hay t n t i xung quanh l p rào c n (barrier) kim lo i (thư ng là Pt, Pd, hay TiW), và ñi vào kênh tích c c c a linh ki n. K t qu là kênh FET b gi m ñ dày hi u d ng, t c là gi m ch t lư ng các tham s như công su t ra, và/hay ñ l i. Hơn n a, do cơ ch này làm gi m ch t lư ng c a ñiôñ Schottky dùng FET, nó còn nh hư ng ñư c lên tính ch t nhi u c a linh ki n. Theo Canali et al.(xem Reference 2) ñã báo cáo ñ u tiên v minh ch ng v t lý c a cơ ch gate sinking. Nhóm này c y GaAs t m t sau khuôn có stress nhi t ñ và quan sát ñ g gh t i m t “sau” c a gate finger. G n ñây, Roesch et al. ñưa ra b ng ch ng v gate sinking qua ng d ng h i t chùm ion qua m t c t c a c ng gate fingers (xem Reference 3). T c ñ suy gi m do cơ ch này ñư c gia t c khi tăng nhi t ñ , làm kích ho t năng lư ng t kho ng 1 và 2.5 eV. Tuy có m t s b ng ch ng mi ng r ng cơ ch này ch u nh hư ng do ñi u ki n phân c c linh ki n, nhưng v n chưa có báo cáo chính th c nào v v n ñ này. nh hư ng c a electrôn nóng (Hot Electron Effects) Các nghiên c u g n ñây do nhóm Hwang (xem Reference 4) cho th y electron nóng có nh hư ng lên y u t suy gi m ch t lư ng và h ng hóc c a MESFET GaAs, ñ c bi t v i nh ng linh ki n v n hành trong ñi u ki n phi tuy n cao. Nhóm cho r ng khi gradien c a trư ng th năng trong kênh MESFET tăng lên, năng lư ng ñ truy n cho electrons và cho phép m t s ph n trăm c a chúng l t vào các b y trong l p Si3N4 là l p oxid hóa (passivation) gi a c ng và drain fingers (vùng có gradien trư ng th năng cao nh t). Các electrons b b y này t o ra m t vùng khi m gi a c ng FET và drain fingers mà không b ñi u ch b i y u t phân c c c ng. K t qu là t o ra m t eo th t thư ng tr c t i kênh FET, làm gi m dòng IDSS và công su t ra. Cơ ch này r t có ý nghĩa trong ng d ng khu ch ñ i công su t có b o hòa, khi FET ph i ñư c phân c c sâu vào vùng b o hòa (the three-terminal breakdown region) trư c khi gradien c a trư ng th năng ñ l n cho phép cơ ch xu t hi n.
Gi m c p do oxid hóa (Passivation Degradation) Trong th p niên 1980, có nhi u bài báo do Dumas th o lu n v cơ ch này (xem Reference 5). Cơ ch này thư ng ñươc quan sát t va ch m c a dòng rò t i c ng. Giao ti p gi a GaAs và silicon nitride (Si3N4), thư ng là nguyên nhân t o ra t o oxid hóa lên v t li u (device passivation material), y u ñi do l c căng cơ h c t i giao ti p. ði u này t o ra m t ñ cao t i b m t tr ng thái, có th ñư c dùng làm ñư ng d n cho dòng rò t i c ng. Thư ng quan sát ñu c là khi gia t c nhiêt ñ , dòng rò này thu ng b t ñ u là gi m khi giao di n GaAs/Si3N4 b hu . Sau m t kho ng th i gian, dòng này m i b t ñ u tăng t cơ ch c nh tranh làm gi m ch t lư ng c a giao di n (xem thêm References 6 và 7). Ohmic Contact Degradation Cơ ch h ng hóc này ñư c báo cáo trong nghiên c u v ñ tin c y th c hi n gi a nh ng năm 1980s, nhưng có v ít ñư c ph bi n hi n nay.. Ohmic contacts c a N+ GaAs thu ng ñư c t o ra t AuGe. Các ti n b trong quá trình tôi trong nh ng năm v a qua ñã gi m thi u ñươc nh hư ng c a cơ ch t o cho bán d n lo i N GaAs. Tuy nhiên, còn ít báo cáo v ohmic contacts cho bán d n lo i P GaAs. 3. Các th nghi m ñ tin c y c p ñ wafer M t trong các phát tri n quan tr ng v ñ tin c y bán d n trong nh ng năm g n ñây là các thi t k th nghi m dùng cho ñ tin c y c a gauge t i m c wafer. Th nghi m này cung c p quan sát th c t c a ñ tin c y quá trình c a m i wafer ñư c s n xu t. Nhi u ưu ñi m có ñư c th c hi n t th nghi m này. Các th nghi m này ñư c thi t k ñ ch y r t nhanh, thư ng là vài giây cho m i m u th . Dùng tao c s thông tin v ñ tin c y c a m i lô s n ph m trư c khi ñ n tay khách hàng. Th nghi m này c n r t ít th i gian, nên cho phép thu th p d li u t hàng trăm m u. T ñó, tìm ñư c các ño lư ng có ý nghĩa th ng kê c a ñ bi n thiên v ñ tin c y. B n ch t nhanh c a th nghi m này t o ñi u ki n cho vi c phân tích nhanh y u t xung ñ t c a s thay ñ i c a quá trình lên ñ tin c y c a linh ki n, cho phép t o ra nhanh s n ph m và quá trình m i ñưa ra th trư ng. Các th nghi m ñ tin c y c p ñ wafer hi n ñư c phát tri n trong công nghi p linh ki n silicon ñ tìm ra cơ ch h ng hóc ch y u trong công ngh . Th nghi m ñã ñư c báo cáo v chuy n d ch ñi n t (electromigration), time-dependent dielectric breakdown, và nh hu ng c a h t t i nóng (gia t c cao) trong công ngh MOS. ði u không may là
ñây l i không ph i là cơ ch h ng hóc ch y u v GaAs; do ñó, k thu t này ñư c dùng h n ch trong công ngh linh ki n GaAs MESFET, gate sinking, chưa s n sàng ñ l y ñ c tính c p ñ wafer. Cho ñ n khi có ñư c bư c ñ t phá trong k thu t, thì vi c nghiên c u v cơ ch h ng hóc c a GaAs MESFET s ti p t c ñi theo phương th c truy n th ng, tiêu t n nhi u th i gian. 4. Tóm t t Chương này ñã trình bày xu hư ng ñ tin c y trong x lý bán d n thông qua th nghi m, chú ý ñ n công ngh GaAs. Chương ñã th o lu n v nhi u nguyên nhân ñưa ñ n th c hi n th nghi m này, bao g m tìm ra cơ ch h ng hóc ch y u tác ñ ng lên quá trình và thi t l p y u t ph thu c vào ñi u ki n ng d ng c a linh ki n. Thông tin này ñư c dùng thi t l p mô hình ranh gi i c a ñ tin c y c a bán d n, trong ñó có th ñánh giá ñ tin c y c a tác ñ ng do s thay ñ i c a quá trình. Cu i cùng, m c tiêu sau cùng c a th nghi m là b o ñ m r ng quá trình có kh năng cho s n ph m có ñ tin c y cao nh t. Tuy nhiên, ch có th qua ng d ng t ng h p c a nhi u k thu t ñ tin c y thì m i th c hi n ñư c s n ph m ñ tin c y. Thư m c: 1. Dumas et al., “Comparative Reliability Study of GaAs Power MESFETs: Mechanisms for Surface-Induced Degradation and a Reliable Solution,” Electronics Letters, Vol. 21, pp. 115-116, 1985. 2. Canali et al., “Gate Metallization Sinking into the Active Channel in Ti/W/Au Metallized Power MESFETs,” IEEE Electron Device Letters, March 1986. 3. Roesch et al., “Life-Testing GaAs MMICs under RF Stimulus,” IEEE Transactions on Microwave Theory and Techniques, December 1992. 4. Hwang, “Gradual Degradation under RF Overdrive of MESFETs and PHEMTs,” IEEE GaAs IC Symposium Proceedings, 1995. 5. Dumas et al., “Long-Term Degradation of GaAs Power MESFETs Induced by Surface Effects,” IEEE International Reliability Physics Symposium Proceedings, 1983. 6. Ersland et al., “GaAs FET Switch MMIC Reliability,” IEEE GaAs IC Symposium Proceedings, 1988. 7. Ersland et al., “GaAs FET Switch MMIC Reliability Revisited,” IEEE GaAs Reliability Workshop Proceedings, 1990. 8. Yeats et al., “Method for Rapid Determination of Activation Energy and Lifetime from Accelerated Stress of a Single Device: Theory and Experiment,” IEEE GaAs Reliability Workshop Proceedings, 1992