Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII)
lượt xem 55
download
Tham khảo sách 'thiết kế hệ thống xử lý ảnh video trên fpga (cycloneii)', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII)
- Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII)
- Chương 1: CAÁU TRUÙC TOÅNG QUAÙT CUÛA FPGA I. Caáu truùc chung 1. Caùc logic block Caáu truùc vaø noäi dung cuûa logic block ñöôïc goïi laø kieán truùc cuûa noù. Kieán truùc cuûa logic block coù theå ñöôïc thieát keá theo nhieàu caùch khaùc nhau. Moät soá logic block coù theå chæ ñôn giaûn laø
- caùc coång AND hai ngoõ nhaäp. Caùc logic block khaùc coù caáu truùc phöùc taïp hôn nhö caùc multiplexer hay caùc baûng doø tìm (look-up table). Trong moät soá loaïi FPGA, caùc logic block coù theå coù caáu truùc hoaøn toaøn gioáng PAL. Haàu heát caùc logic block chöùa moät soá loaïi flip-flop ñeå hoã trôï cho vieäc thöïc hieän caùc maïch tuaàn töï. 2. Khoái I/O (IOB) Moãi chaân I/O cuûa linh kieän XC4000 coù moät IOB laäp trình ñöôïc vôùi caùc buffer töông thích vôùi caùc möùc tín hieäu cuûa TTL vaø CMOS. Noù ñöôïc söû duïng nhö moät loái ra, loái vaøo hoaëc port 2 chieàu. Moät IOB ñöôïc ñònh caáu hình nhö moät loái vaøo coù theå coù loái vaøo tröïc tieáp, choát. Vôùi vieäc ñònh caáu hình moät loái ra, IOB coù loái ra tröïc tieáp. Loái ra boä ñeäm cuûa IOB coù boä ñieàu khieån skew vaø slew. Caùc thanh ghi coù giaù trò ñoái vôùi ñöôøng daãn loái vaøo loái ra cuûa moät IOB ñöôïc truyeàn caùc xung ñaûo rieâng bieät. Coù moät set vaø reset toaøn cuïc. 3. Caùc nguoàn keát noái Caáu truùc vaø noäi dung cuûa caùc nguoàn keát noái trong FPGA ñöôïc goïi laø kieán truùc routing (routing architecture). Kieán truùc routing goàm caùc ñoaïn daây noái vaø caùc chuyeån maïch laäp trình ñöôïc. Caùc chuyeån maïch laäp trình ñöôïc coù theå coù nhieàu caáu taïo khaùc nhau nhö: pass-transistor ñöôïc ñieàu khieån bôûi cell RAM, caùc caàu chì nghòch (anti-fuse), EPROM transistor vaø EEPROM transistor. Gioáng nhö logic block, coù nhieàu caùch khaùc nhau ñeå thieát keá caùc kieán truùc routing. Moät soá FPGA cung caáp nhieàu keát noái ñôn giaûn giöõa caùc logic block, moät soá khaùc cung caáp ít keát noái hôn neân routing phöùc taïp hôn. II. Caùc loaïi FPGA treân thò tröôøng
- Phaàn naøy giôùi thieäu moät soá hoï FPGA cuûa caùc haõng, trong ñoù giôùi thieäu kieán truùc FPGA cuûa caùc haõng lôùn Quicklogic, Xilinx, Actel vaø Altera Coâng ty Kieán truùc toång Kieåu khoái Coâng ngheä laäp quaùt Logic trình Xilinx Symetrical Lookup Table Static RAM Array Actel Row-based Multiplexer- Anti-fuse based Altera Hierarchical- PLD Block EPROM PLD Plessey Sea-of-gates NAND-gate Static RAM Plus Hierarchical- PLD Block EPROM PLD AMD Hierarchical- PLD Block EEPROM PLD QuickLogic Symetrical Multiplexer- Anti-fuse Array based Algotronix Sea-of-gates Multiplexer & Static RAM Based Gates Concurrent Sea-of-gates Multiplexer & Static RAM Based Gates Crosspoint Row-based Transitor Pairs Anti-fuse & Multiplexer CHÖÔNG II: MAÏCH XS40 I. Ñaëc ñieåm
- XS40_005XL goàm coù: XC4005XL FPGA Vi ñieàu khieån 8031 SRAM 32K Byte Boä dao ñoäng laäp trình ñöôïc 100MHz Coång song song Coång chuoät, baøn phím loaïi PS/2 Coång monitor VGA Led 7 ñoaïn 84 chaân giao tieáp vôùi XSTEND board Socket EFROM noái tieáp Jack caém nguoàn 9V DC Möùc ñieän theá quy ñònh 5V/3.3V Daây caùp taûi qua coång LPT Phaàn meàm tieän ích XSTOOL Maïch XS40_005XL laø lyù töôûng cho vieäc thöïc hieän caùc thieát keá vôùi FPGA, laäp trình vi ñieàu khieån hoaëc codesign phaàn cöùng/phaàn meàm. XC4005XL goàm 9000 coång, hoaït ñoäng ôû möùc theá laø 5V. Vì vaäy ta coù theå noái noù ñeán caùc chip TTL. Thieát keá logic soá ñöôïc naïp vaøo FPGA. Vi ñieàu khieån söû duïng FPGA nhö moät boä xöû lyù chung. SRAM 32K byte löu tröõ hoaëc cung caáp nhöõng chöông trình/döõ lieäu vi ñieàu khieån nhö vieäc löu tröõ thoâng duïng ñoái vôùi thieát keá FPGA cô baûn. XC4005XL noái tieáp cuûa FPGAs ñöôïc hoã trôï bôûi phaàn meàm XILINX Foundation vaø Alliance Series.
- Hình 1: Moâ taû caùc thaønh phaàn treân maïch XS40 II. Moâ taû maïch XS40 1. Nguoàn ñieän Maïch XS40 söû duïng nguoàn 9V ñeå thöïc hieän caùc thieát keá logic vôùi boä vi ñieàu khieån. Ñaët maïch XS40 treân moät beà maët khoâng daãn ñieän, sau ñoù caém nguoàn vaøo jack J9 cuûa maïch nhö hình 2. Maïch quy ñònh ñieän theá seõ taïo ra möùc theá ñöôïc yeâu caàu bôûi phaàn coøn laïi cuûa XS40. 2. Keát noái Breadboard Moät maïch con khoâng haøn coù theå noái ñeán hai haøng chaân cuûa maïch XS40 vôùi nhöõng loã caém caùch nhau 0.1” (toát nhaát neân choïn moät trong nhöõng maïch chuaån cuûa A.C.E). Khi caém vaøo, taát caû caùc chaân cuûa FPGA, vi ñieàu khieån vaø SRAM ñeàu ñöôïc noái ñeán nhöõng maïch khaùc treân breadboard. (Caùc con soá ñöôïc ghi beân caïnh caùc haøng chaân cuûa maïch XS40 töông öùng vôùi soá cuûa chaân FPGA). Nguoàn ñieän vaãn coù theå ñöôïc caém vaøo chaân J9 cuûa maïch XS40 hoaëc ñöôïc caém tröïc tieáp thoâng qua moät soá chaân ôû beân döôùi cuûa maïch. Chæ caàn noái nguoàn +5V, +3.3V vaø noái mass ñeán caùc
- chaân cuûa maïch XS40. (Söû duïng nguoàn +3.3V neáu maïch XS40 chöùa loaïi XC4000XL cuûa FPGA). Loaïi maïch XS40 Chaân Chaân +5V Chaân +3.3V GND XS40-005E 52 2 ; 54 None V1.4 XS40-005XL 52 2 54 V1.4 XS40-010E 52 2 ; 54 None V1.4 XS40-010XL 52 2 54 V1.4 XS40-010 52 2 ; 54 None V1.4 Baûng 1: Nguoàn ñieän cung caáp cho caùc chaân cuûa maïch XS40 Hình 2: Caùc keát noái beân ngoaøi cuûa maïch XS40
- Hình 3: Söï saép xeáp caùc thaønh phaàn treân maïch XS40
- Keát noái maùy tính vôùi maïch Chương 2: XS40 Noái maïch XS40 vôùi moät maùy tính baèng moät daây caùp 6’. Moät ñaàu caùp ñöôïc gaén vaøo coång song song cuûa maùy tính vaø ñaàu kia noái ñeán boä noái DB-25 (J1) ôû phaàn treân cuûa maïch XS40 (nhö hình 2). Keát noái moät monitor VGA vôùi maïch XS40 Ta coù theå hieån thò hình aûnh treân moät maøn hình VGA baèng caùch noái ñeán boä noái 15 chaân J12 ôû phaàn döôùi maïch XS40 (nhö hình 2). Ta seõ phaûi download driver cuûa VGA vaøo maïch XS40 ñeå hieån thò hình aûnh. Keát noái chuoät/baøn phím vôùi maïch XS40 Caùc loái vaøo coù theå nhaän töø baøn phím hoaëc chuoät baèng caùch noái noù ñeán chaân J5 cuûa boä noái loaïi PS/2 ôû phaàn döôùi cuûa maïch XS40 (Nhö hình 2). Söï boá trí caùc jumper treân maïch XS40 Caùc jumper ñöôïc maëc ñònh (Nhö trong baûng 2) ñeå ñònh caáu hình cho maïch XS40 trong moät moâi tröôøng thieát keá. Thay ñoåi vò trí caùc jumper vôùi ñieàu kieän laø: Ñang söû duïng cheá ñoä maïch XS40 ñoäc laäp, noù khoâng lieân keát vôùi coång song song cuûa maùy tính Thieát laäp laïi taàn soá xung treân maïch XS40 Thöïc thi maõ cuûa boä vi ñieàu khieån töø ROM noäi thay vì SRAM ngoaïi treân maïch XS40. (Muoán söû duïng tính naêng ñaëc bieät naøy thì phaûi thay theá boä vi ñieàu khieån ROMLESS treân maïch XS40 vôùi moät loaïi ROM)
- Jumper Cheá ñoä Chöùc naêng J4 On Ñaët shunt neáu ñang download maïch XS40 (maëc hoaëc XSP thoâng qua coång song song ñònh) Off Thaùo boû shunt neáu maïch XS40 hoaëc XSP ñang ñöôïc ñònh daïng thoâng qua EEFROM noái tieáp treân maïch J6 On Ñaët shunt khi EEPROM noái tieáp treân maïch (U7) ñang ñöôïc laäp trình Off Thaùo boû shunt trong khi söû duïng maïch thoâng (maëc thöôøng ñònh) J7 1-2 (ext) Ñaët shunt vaøo chaân 1 vaø chaân 2 (ext) neáu (maëc chöông trình vi ñieàu khieån 8031 ñöôïc löu tröõ ñònh) trong SRAM ngoaïi 32KByte (U8) cuûa maïch XS40 2-3 (int) Ñaët shunt vaøo chaân 2 vaø chaân 3 (int) neáu chöông trình ñöôïc löu tröõ noäi boä trong vi ñieàu khieån J8 On Ñaët shunt treân maïch XS40 hoaëc XSP söû duïng loaïi XC4000XL 3.3V cuûa hoï FPGA Off Thaùo boû shunt treân maïch XS40 hoaëc XSP söû duïng loaïi XC4000E 5V cuûa hoï FPGA J10 On Ñaët shunt neáu maïch XS40 hoaëc XSP ñang ñöôïc ñònh daïng töø EEFROM noái tieáp treân maïch Off Thaùo boû shunt neáu maïch XS40 hoaëc XSP (maëc ñang ñöôïc download töø coång song song cuûa ñònh) maùy tính
- J11 On Ñaët shunt neáu maïch XS40 hoaëc XSP ñang (maëc ñöôïc download töø coång song song cuûa maùy ñònh) tính Off Thaùo boû shunt neáu maïch XS40 hoaëc XSP ñang ñöôïc ñònh daïng töø EEFROM noái tieáp treân maïch J12 1-2 (osc) Ñaët shunt vaøo chaân 1 vaø chaân 2 (osc) trong (maëc caùc thao taùc thoâng thöôøng khi boä dao ñoäng ñònh) ñang phaùt ra moät tín hieäu xung clk 2-3(set) Ñaët shunt vaøo chaân 2 vaø chaân 3 (set) khi taàn soá boä dao ñoäng ñang ñöôïc thieát laäp Baûng 2: Thieát laäp caùc jumper treân maïch XS40 vaø XSTEND III. Moái quan heä giöõa caùc linh kieän treân maïch XS40 Treân maïch XS40, vi ñieàu khieån vaø FPGA ñaõ ñöôïc keát noái vôùi nhau. Chuùng coù nhöõng giôùi haïn ñeå laøm cho chöông trình vi ñieàu khieån vaø phaàn cöùng FPGA töông taùc laãn nhau. Moät möùc cao seõ xeùt boä vi ñieàu khieån, SRAM vaø FPGA ñöôïc keát noái nhö theá naøo ñöôïc trình baøy nhö hình 4:
- Hình 4: Sô ñoà keát noái caùc thaønh phaàn treân maïch XS40 Ghi chuù: * = not conectted on XSP Board ** = applies to XS40 + Board Loái ra cuûa boä dao doäng laäp trình ñöôïc ñöa tröïc tieáp ñeán loái vaøo xung ñoàng boä cuûa FPGA. FPGA söû duïng xung naøy ñeå phaùt
- ra moät xung gôûi ñeán loái vaøo xung XTAL1 cuûa vi ñieàu khieån. Vi ñieàu khieån ña thaønh phaàn 8 bit thaáp cuûa moät ñòa chæ boä nhôù vôùi 8 bit döõ lieäu vaø caùc loái ra ñöôïc noái ñeán P0. Caû nhöõng ñöôøng döõ lieäu SRAM vaø FPGA ñeàu ñöôïc noái ñeán P0. SRAM söû duïng keát noái naøy ñeå chuyeån döõ lieäu ñeán vi ñieàu khieån vaø nhaän döõ lieäu töø vi ñieàu khieån. FPGA ñöôïc laäp trình ñeå choát ñòa chæ loái ra ôû P0 döôùi söï ñieàu khieån cuûa tín hieäu ALE vaø göûi caùc bit ñòa chæ ñaõ choát ñeán 8 ñöôøng ñòa chæ thaáp hôn cuûa SRAM. Trong khi ñoù, 8 bit ñòa chæ cao laø loái ra ôû P2 cuûa vi ñieàu khieån. Treân maïch XS40, SRAM 32Kbyte söû duïng 7 trong 8 bit ñòa chæ naøy trong khi SRAM 128Kbyte laáy caû 8 bit ñòa chæ. FPGA cuõng nhaän ñòa chæ 8 bit cao vaø giaûi maõ cuøng vôùi ñöôøng ñieàu khieån PSENB vaø Read/Write (chaân P3.6 cuûa P3) töø vi ñieàu khieån ñeå phaùt ra tín hieäu CBE vaø OBE cho pheùp SRAM vaø loái ra cuûa noù ñieàu khieån, hoaëc ñöa tín hieäu CBE hoaëc OBE leân cao ñeå voâ hieäu hoùa SRAM vaø ngaên caûn noù khoûi aûnh höôûng treân phaàn coøn laïi cuûa maïch XS40. Moät trong nhöõng loái ra cuûa FPGA ñieàu khieån chaân reset cuûa vi ñieàu khieån. Vi ñieàu khieån coù theå traùnh khoûi aûnh höôûng treân phaàn coøn laïi cuûa maïch baèng caùch cho chaân RST leân cao thoâng qua FPGA. (Khi RST hoaït ñoäng, caùc chaân cuûa vi ñieàu khieån ñöôïc keùo leân cao). Nhöõng chaân I/O ña naêng cuûa P1 vaø P3 cuûa vi ñieàu khieån noái ñeán FPGA vaø coù theå duøng chung I/O giöõa FPGA vaø vi ñieàu khieån. Theâm vaøo chaân I/O ña naêng ñoù, caùc chaân cuûa P3 cuõng coù nhöõng chöùc naêng rieâng nhö caùc maùy phaùt , maùy thu noái tieáp, caùc ñaàu vaøo ngaét, caùc ñaàu vaøo ñònh thôøi vaø caùc tín hieäu ñieàu khieån Read/Write cuûa SRAM ngoaïi. Neáu khoâng söû duïng haøm rieâng bieät thì ta coù theå duøng chaân keát hôïp cho I/O ña naêng giöõa vi ñieàu khieån vaø FPGA. Tuy nhieân, trong nhieàu tröôøng hôïp, ta seõ laäp
- trình cho FPGA ñeå söû duïng caùc chaân ñaëc bieät cuûa vi ñieàu khieån. (Ví duï: FPGA coù theå phaùt ra tín hieäu ngaét vi ñieàu khieån). Neáu muoán kích chaân ñaëc bieät töø moät maïch beân ngoaøi thì chaân I/O cuûa FPGA ñaõ noái vôùi noù phaûi ôû 3 traïng thaùi. Moät LED 7 ñoaïn noái tröïc tieáp ñeán FPGA. (Caùc chaân cuûa FPGA coù theå truyeàn ñeán moät monitor VGA). FPGA ñöôïc laäp trình ñeå vi ñieàu khieån coù theå ñieàu khieån LED 7 ñoaïn thoâng qua P1 hoaëc P3 hoaëc choát baûn ñoà boä nhôù cho LED trong boä nhôù cuûa vi ñieàu khieån. Maùy tính truyeàn caùc tín hieäu ñeán maïch XS40 thoâng qua 8 bit döõ lieäu ôû loái ra cuûa coång song song. FPGA ñaõ truy xuaát tröïc tieáp ñeán nhöõng tín hieäu naøy. Vi ñieàu khieån cuõng coù theå truy xuaát nhöõng tín hieäu naøy neáu FPGA ñöôïc laäp trình ñeå chuyeån chuùng ñeán vi ñieàu khieån thoâng qua caùc chaân I/O ña naêng. Maïch XS40 truyeàn ngöôïc laïi maùy tính thoâng qua coång song song. Caùc chaân traïng thaùi cuûa coång song song ñöôïc noái ñeán caùc chaân P1 vaø P3 cuûa vi ñieàu khieån. Hoaëc laø vi ñieàu khieån hoaëc laø FPGA kích caùc chaân traïng thaùi. Maùy tính coù theå ñoïc caùc chaân traïng thaùi ñeå tìm naïp döõ lieäu töø maïch XS40. FPGA cuõng truy xuaát ñeán caùc ñöôøng döõ lieäu vaø xung cuûa baøn phím hoaëc chuoät ñöôïc gaén vaøo coång PS/2 cuûa maïch
- Löu ñoà thieát keá giöõa vi ñieàu Chương 3: khieån 8031 vaø FPGA Löu ñoà thieát keá cô baûn ñeå xaây döïng caùc öùng duïng cho vi ñieàu khieån vaø FPGA nhö hình 5. Ñaàu tieân phaûi tìm ra ñaëc tính cho heä thoáng ñang thieát keá. Sau ñoù, xaùc ñònh loái vaøo naøo laø giaù trò cho heä thoáng vaø loái ra naøo seõ phaùt. Vaøo luùc naøy, heä thoáng phaûi phaân chia caùc haøm giöõa vi ñieàu khieån vaø FPGA. Moät soá tín hieäu loái vaøo seõ ñöa vaøo vi ñieàu khieån, moät soá seõ ñöa vaøo FPGA vaø moät soá khaùc seõ ñi vaøo caû hai. Töông töï, moät soá loái ra seõ ñöôïc tính toaùn bôûi vi ñieàu khieån vaø moät soá ñöôïc tính bôûi FPGA. Cuõng seõ coù theâm moät soá loái vaøo vaø loái ra môùi cuûa heä thoáng ñöôïc taïo ra bôûi yeâu caàu cuûa caû FPGA vaø vi ñieàu khieån. Thoâng thöôøng, FPGA seõ söû duïng chuû yeáu caùc haøm baäc thaáp maø ôû ñoù söï chuyeån tieáp caùc tín hieäu xaûy ra thöôøng xuyeân hôn vaø möùc logic ñieàu khieån ñôn giaûn hôn. Ngöôïc laïi, vi ñieàu khieån ñöôïc söû duïng ñoái vôùi caùc haøm baäc cao maø ôû ñoù caùc ñaùp öùng xaûy ra chaäm hôn vaø möùc ñieàu khieån logic phöùc taïp hôn. Moät khi thieát keá ñöôïc phaân chia, gaùn giaù trò caùc loái vaøo, loái ra vaø caùc haøm cho vi ñieàu khieån vaø FPGA thì sau ñoù thieát keá chi tieát veà phaàn meàm vaø phaàn cöùng coù theå ñöôïc baét ñaàu. Ñoái vôùi phaàn meàm, ta coù theå söû duïng chöông trình soaïn thaûo thoâng duïng ñeå taïo ra file .ASM (Nhö ngoân ngöõ assembler) vaø dòch noù thaønh file .HEX vôùi ASM51 cho vi ñieàu khieån treân maïch XS40. Ñoái vôùi phaàn cöùng FPGA, ta söû duïng phaàn meàm XILINX Foundation ñeå ñöa baûng söï thaät vaø caùc phöông trình logic vaøo file .ABL hoaëc .VHD vaø dòch noù thaønh file .BIT. Söû duïng chöông trình GXSLOAD (ñöôïc trình baøy ôû phaàn sau) ñeå download caùc File .HEX vaø file .BIT vaøo maïch XS40.
- GXSLOAD löu tröõ noäi dung file .HEX vaøo SRAM treân maïch XS40. Sau ñoù, noù ñònh daïng laïi FPGA baèng caùch naïp file bitstream vaøo FPGA. Khi maïch XS40 ñöôïc naïp caû phaàn cöùng vaø phaàn meàm, ta phaûi kieåm tra xem noù ñaõ thaät söï hoaït ñoäng hay chöa. Thoâng thöôøng maïch chöa hoaït ñoäng, vì vaäy ta phaûi xen caùc tín hieäu kieåm tra vaøo vaø quan saùt keát quaû. XSPORT laø moät chöông trình ñôn giaûn, cho pheùp göûi caùc tín hieäu kieåm tra ñeán maïch XS40 thoâng qua coång song song cuûa maùy tính. Ta coù theå nhaän thaáy söï taùc ñoäng trôû laïi cuûa heä thoáng ñeán caùc tín hieäu töø coång song song baèng caùch laäp trình cho FPGA vaø vi ñieàu khieån ñeå traïng thaùi loái ra thoâng baùo treân LED 7 ñoaïn (Gaàn gioáng vôùi leänh “printf” trong ngoân ngöõ laäp trình C).
- Hình 5: Löu ñoà thieát keá FPGA vaø vi ñieàu khieån
- MAÏCH XSTEND I. Ñaëc ñieåm vaø tính naêng Maïch XS40 ñöa ra caùc maãu thieát keá FPGA vaø CPLD. Tuy nhieân, kích thöôùc vaät lyù cuûa chuùng nhoû laøm giôùi haïn giaù trò sô ñoà maïch hoã trôï maø chuùng coù theå aùp duïng. Maïch XSTEND gôõ boû giôùi haïn naøy baèng caùch cung caáp theâm maïch hoã trôï maø XS40 coù theå söû duïng thoâng qua caùc giao dieän breadboard cuûa chuùng. Maïch XSTEND chöùa caùc taøi nguyeân, môû roäng vuøng öùng duïng cuûa caùc maïch XS ôû 3 vuøng: Caùc nuùt aán, caùc coâng taéc DIP, caùc LED vaø vuøng maãu ñöôïc söû duïng cho caùc öùng duïng cô baûn. Caùc ñaëc tröng naøy keát hôïp vôùi caùc maïch XS, sao cheùp laïi chöùc naêng cuûa maïch HW/UW FPGA tröôùc ñaây. Giao dieän maøn hình VGA, giao dieän chuoät/baøn phím coång PS/2 vaø SRAM cho pheùp ñöôïc söû duïng trong video vaø trong tính toaùn. Maõ hoaù stereo vaø maïch 2 keânh vaøo/ra giuùp cho vieäc xöû lyù tín hieäu audio trong vieäc keát hôïp caùc maïch DSP vôùi phaàn meàm XILINX’s CORE. Maïch XSTEND môû roäng khaû naêng cuûa maïch XS40 baèng caùch cung caáp: Giao tieáp môû roäng cho maïch XS40 Hoã trôï thanh LED vaø LED 7 ñoaïn. Nuùt aán vaø caùc coâng taéc DIP Moät giao dieän vôùi caùc maøn hình VGA Moät giao dieän vôùi baøn phím hoaëc chuoät loaïi PS/2
- Moät SRAM boå sung 64 Kbytes (tuyø yù) Moät stereo codec vôùi caùc keânh vaøo vaø ra traùi/phaûi Moät giao dieän vôùi caùp XILINX Xchecker Moät vuøng maãu 2.75” * 3.5” vôùi nguoàn 3.3V hoaëc 5V Moät boä keát noái header ñöôïc theâm vaøo maïch con. Nhöõng taøi nguyeân naøy ñöôïc trình baøy trong maïch XSTEND ñôn giaûn hoaù toång quan. Moãi taøi nguyeân ñöôïc moâ taû trong hình veõ beân döôùi: Hình 1: Layout maïch XSTEND II. Moâ taû maïch XSTEND 1. Vuøng laép ñaët maïch XS40
- Moät maïch XS40 ñöôïc gaén treân maïch XSTEND söû duïng socket maïch XS. Nhöõng socket naøy keát hôïp vôùi caùc chaân giao dieän breadboard cuûa maïch XS cho pheùp chuùng noái ñeán taát caû taøi nguyeân cuûa maïch XSTEND. Ñeå söû duïng moät maïch XS40 vôùi maïch XSTEND, ta caém noù vaøo coät beân phaûi cuûa socket, (neáu duøng maïch XS95 thì ta caém noù vaøo coät beân traùi cuûa socket). Coù nhöõng choã ñaùnh daáu treân maïch XSTEND cho bieát coät thích hôïp vôùi moãi loaïi maïch XS. Neáu maïch XS noái vôùi moät nguoàn ñieän ñöôïc caáp thoâng qua chaân J9 thì maïch quy ñònh nguoàn ñieän cuûa noù seõ cung caáp VCC vaø GND cho maïch XSTEND thoâng qua socket. Maïch XS40 vôùi FPGAs coù nguoàn ñieän laø 3.3V seõ cung caáp nguoàn 3.3V vaø 5V cho maïch XSTEND, trong khi ñoù maïch XS40 vôùi FPGAs vaø XS95 coù nguoàn ñieän 5Võ chæ cung caáp 5V. Nguoàn caáp ñieän beân ngoaøi cuõng coù theå ñöôïc duøng vôùi maïch XSTEND. Moät nguoàn ñieän 5V ñöôïc noái vôùi header J12 vaø nguoàn 3.3V ñöôïc noái vaøo header J14 nhö hình 2. Caùc nguoàn cung caáp naøy cuõng ñöôïc caém vaøo maïch XS cuõng nhö maïch XSTEND. Hình 2: Keát noái nguoàn cung caáp cho maïch XSTEND Chuù yù Khoâng caém nguoàn caáp ñieän theá beân ngoaøi khi ñang caáp nguoàn cho maïch XSTEND vôùi moät maïch XS
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1
7 p | 224 | 88
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 3
8 p | 4171 | 78
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6
10 p | 257 | 70
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 5
10 p | 190 | 63
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 13
6 p | 184 | 51
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 19
7 p | 165 | 50
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8
11 p | 181 | 50
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 4
7 p | 142 | 47
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 9
9 p | 131 | 41
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 10
9 p | 132 | 39
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 23
16 p | 137 | 39
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 14
10 p | 141 | 31
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 16
6 p | 141 | 31
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25
9 p | 155 | 30
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 22
10 p | 114 | 28
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 15
7 p | 120 | 25
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 21
9 p | 99 | 22
-
Bài giảng Thiết kế hệ thống vi xử lý: Chương 3 - Nguyễn Hồng Quang
16 p | 193 | 13
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn