Thiết kế thay thế hệ thống điều khiển role có sử dụng bộ PLC

Chia sẻ: Tan Lang | Ngày: | Loại File: PDF | Số trang:41

Thêm vào BST

Báo xấu

732
lượt xem 376
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

THIẾT KẾ THAY THẾ HỆ THỐNG ĐIỀU KHIỂN RƠLE CO SỬ DỤNG BỘ PLC Để khắc phục các nhược điểm của hệ điều khiển bằng rơle, nâng cao mức độ an toàn, độ tin cậy, chính xác khi lam việc, ta thay thế các tiếp điểm rơle ở mạch lực bằng các van bán dẫn công suất lớn và ứng dụng bộ khả lập trình PLC để điều khiển hoạt động của cầu trục. I -1 Lý do sử dụng các phần tử không tiếp điểm (Thyristor) là vì nó có những ưu điểm hơn hẳn so với hệ điều...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết kế thay thế hệ thống điều khiển role có sử dụng bộ PLC

THIẾT KẾ THAY THẾ HỆ THỐNG ĐIỀU KHIỂN RƠLE CO SỬ DỤNG BỘ PLC I - VẤN ĐỀ NÂNG CẤP ĐIỀU KHIỂN CHO CẦU TRỤC: Để khắc phục các nhược điểm của hệ điều khiển bằng rơle, nâng cao mức độ an toàn, độ tin cậy, chính xác khi lam việc, ta thay thế các tiếp điểm rơle ở mạch lực bằng các van bán dẫn công suất lớn và ứng dụng bộ khả lập trình PLC để điều khiển hoạt động của cầu trục. I -1 Lý do sử dụng các phần tử không tiếp điểm (Thyristor) là vì nó có những ưu điểm hơn hẳn so với hệ điều khiển rơle: - Hệ đơn giản - Thảo mãn yêu cầu về kỹ thuật - Dễ vận hành - Độ nhậy cao - Kích thước và trọng lượng nhỏ - Đóng mở an toàn và tin cậy - Không phát sinh hồ quang - Chịu được tần số đóng cắt lớn - Có tuổi thọ cao. * Đối với hệ dùng tiếp điểm thì khối lượng công tắc tơ và tiếp điểm là khá lớn nên rất cồng kềnh, phức tạp: I -2 Lý do sử dụng bộ điều khiển khả lập trình PLC - Chuẩn bị vào hoạt động nhanh: Thiết kế module cho phép thích nghi đơn giản với bất kỳ mọi chức năng điều khiển. Khi bộ điều khiển và các phụ kiện đã được lắp ghép thì bộ PLC sẵn sàng vào tư thế làm việc ngay - Độ tin cậy cao - Dễ dang thay đổi và soạn thảo chương trình: Những thay đổi cần thiết cả ở khi bắt đầu khởi động hoặc những lúc tiếp sau đều có thể thực hiện dễ dàng mà không cần có bất kỳ một thao tác nào ở phần cứng. - Xử lý dữ liệu tự động - Tiết kiệm không gian: PLC đòi hỏi ít không gian hơn so với hệ điều khiển Relay tương đương. 56 Trang
- Sự cải biến thuận lợi: Những bộ điều khiển nếu chỉ muốn cải biến 1 phần nhỏ trong dãy chức năng, có thể được tái tạo 1 cách đơn giản bằng sao chép, cải biên hoặc thêm vào những phần mới. Những phần, trong chương trình, vẫn sẵn sàng sử dụng được thì vẫn được dùng lại không cần thay đổi gì. So với kỹ thuật Relay, ở đây có thể giảm phần lớn tổng thời gian lắp ráp bởi vì có thể lập trình các chức năng điều khiển trước hoặc trong khi lắp ráp bảng điều khiển. - Khả năng tái tạo - Nhiều chức năng: Người ta thường dùng PLC cho tự động hoá linh hoạt bởi vì dễ dàng thuận tiện trong tính toán , so sánh các giá trị tương quan, thay đổi chương trình và thay đổi các thông số. - Từ đó ta có thể rút ra ưu điểm của PLC như sau: + Thời gian lắp đặt ngắn + Dễ dàng thay đổi thiết kế mà không gây tổn thất + Dễ dàng thay đổi thiết kế bằng phần mền + ứng dụng điều khiển phạm vi rộng + Dễ dàng bảo chì bảo hành nhờ khả năng tín hiệu hoá và lưu giữ mã lỗi +Độ tin cậy cao + Chuẩn hoá được phần cứng + Thích ứng với môi trường khắc nghiệt + Thích ứng với sản xuất linh hoạt +Kích thước nhỏ II - THIẾT KẾ BỘ ĐIỀU KHIỂN PLC II -1 – Tổng quan về PLC II.1 - 1- Khái niệm chung: PLC ( Programmable Logic Controller ) là bộ điều khiển logic khả lập trình và cũng còn gọi là PC ( Programmable Controller ). Bản chất: PLC là một máy tính công nghiệp đặt tại nơi sản xuất, chương trình điều khiển do người lập trình nạp vào bộ nhớ của PLC để thực hiện các quá trình điều khiển. So với các phần tử logic thông thường thì các phần tử logic trong PLC được định nghĩa bằng chương trình . PLC thực chất là sự module hoá của bộ điều khiển bằng vi mạch ( IC - Intergrated Current ) .Về mặt kiến trúc PLC được thiết kế dựa trên những nguyên tắc của kiến trúc máy tính . 57 Trang
Đặc điểm của PLC - Logic các quá trình điều khiển được thực hiện bằng chương trình. - Độ mềm dẻo cao . - Tốc độ xử lý của PLC khá cao. - Năng lượng tổn hao nhỏ. - Dễ dàng sử dụng , dễ dàng ghép nối . - Việc lập trình tương đối đơn giản nhờ sự trợ giúp của thiết bị lập trình hoặc các phần mềm lập trình chuyên dụng . II.1-2 Thiết bị điều khiển logic khả trình S7-200. 1 - Cấu hình cứng S7-200 là thiết bị điều khiển logic lập trình được loại nhỏ của hãng Siemens (CHLB Đức ) có cấu trúc theo kiểu module và có các module mở rộng. Các module này được sử dụng cho những ứng dụng lập trình khác nhau. Thành phần cơ bản của S7-200 là khối vi xử lý CPU212 hoặc CPU214. Về hình thức bên ngoài , sự khác nhau của 2 loại CPU này nhận biết được nhờ số đầu vào/ra và nguồn cung cấp. • CPU 212 có 8 cổng vào và 6 cổng ra có khả năng mở rộng bằng 2 module mở rộng • CPU 214 có 14 cổng vào và 10 cổng ra có khả năng mở rộng thêm 7 module mở rộng. Hình 4.1 - Mô hình cấu hình cứng CPU212 bao gồm : 58 Trang
+ 512 từ đơn (word) tức là 1K byte để lưu chương trình thuộc miền bộ nhớ đọc\ghi được và không mất dữ liệu nhờ có giao diện với EEPROM. Vùng nhớ với tính chất như vậy được gọi là non-rolatile. + 512 từ đơn để lưu dữ liệu trong đó có 100 từ nhớ đọc\ghi thuộc miền non-rolatile. + 8 cổng vào logic và 6 cổng ra logic. + Có thể ghép nối thêm 2 module mở rộng số cổng vào\ ra bao gồm cả module tương tự (analog) +Tổng số cổng logic vào\ra cực đại là 64 cổng vào và 64 cổng ra. + 64 bộ tạo thời gian trễ (timer) trong đó 2 Timer có độ phân giải 1 ms và 8 Timer có độ phân giải 10 ms và 54 Timer có độ phân giải 100 ms +64 bộ đếm (couter)chia làm 2 loại: loại bộ đếm chỉ đếm tiến loại bộ đếm vừa đếm tiến vừa đếm lùi + 368 bit nhớ đặc biệt, sử dụng làm các bít trạng thái hoặc các bit đặt chế độ làm việc + Có các chế độ ngắt và sử lý tín hiệu ngắt khác nhau bao gồm: ngắt truyền thông, ngắt sườn lên hoặc sườn xuống, ngắt theo thời gian và ngắt báo hiệu của bộ đếm tốc độ cao + Bộ đếm không bị mất dữ liệu trong khoảng thời gian 50 giờ khi PLC mất nguồn nuôi. CPU214 bao gồm : + CPU-214 bao gồm 14 ngõ vào và 10 ngõ ra, có khả năng thêm 7 modul mở rộng. + 2.048 từ đơn (4 Kbyte) thuộc miền nhớ đọc / ghi non-volatile để lưu chương trình (vùng nhớ có giao diện với EEPROM). + 2.048 từ đơn (4 Kbyte) thuộc kiểu đọc ghi để lưu dữ liệu, trong đó 512 từ đầu thuộc miền non-volatile. + Tổng số ngõ vào / ra cực đại là 64 ngõ vào và 64 ngõ ra. + 128 Timer chia làm 3 loại theo độ phân giải khác nhau: 4 Timer 1ms, 16 Timer 10ms và 108 Timer 100ms. + 128 bộ đếm chia làm 2 loại: chỉ đếm tiến và vừa đếm tiến vừa đếm lùi. 59 Trang
+ 688 bít nhớ đặc biệt dùng để thông báo trạng thái và đặt chế độ làm việc. + Các chế độ xử lý ngắt gồm: ngắt truyền thông, ngắt theo sườn lên hoặc xuống, ngắt thời gian, ngắt của bộ đếm tốc độ cao và ngắt truyền xung. + Bộ đếm tốc độ cao với nhịp 2Khz và 7 Khz. + Bộ phát xung nhanh cho dãy xung kiểu PTO hoặc kiểu PWM. bộ điều chỉnh tương tự + Toàn bộ vùng nhớ không bị mất dữ liệu trong khoảng thời gian 190 giờ kể từ khi PLC bị mất nguồn cung cấp. Cấu hình cứng của PLC S7-200 bao gồm: NGUỒN CPU KHỐI VÀO KHỐI RA Trong đó: Tín hiệu vào Tín hiệu ra • Nguồn cung cấp ( Power Supply ) Tạo ra nguồn 5VDC hoặc 24VDC tuỳ theo các họ PLC, thường là 24VDC (120mA tối đa) • Bộ xử lý trung tâm CPU ( Central Proccessing Unit ) CPU thực hiện các nhiệm vụ điều khiển trung tâm, các thành phần của nó bao gồm : lập trình chuyên dụng • Module vào/ra ( I/O ): Tuỳ theo các loại PLC mà số lượng đầu vào ra khác nhau Giao tiếp với module vào/ra có thể là dạng: Digital , Analog hoặc giao tiếp đặc biệt... • Module giao diện : ghép nối thêm với PLC . • Các module mở rộng : Tuỳ theo các hệ điều khiển yêu cầu mà ta ghép thêm các module mở rộng ( module vào/ra , EPROM module...) Tất cảt hệ thống này chuyển vào các giá đỡ để gá lắp các module cùng hệ thống BUS địa chỉ , BUS số liệu , BUS điều khiển và BUS nguồn cung cấp . 60 Trang
Hoạt động của CPU Khi PLC được cấp nguồn , hoạt động của nó được khởi động theo các chế độ khởi động cứng hoặc khởi động mềm , tuỳ thuộc vào vị trí của bộ chọn chế độ CPU. Quá trình khởi động cứng diễn ra như sau : - Reset cờ , bộ đếm , bộ thời gian , .. - Kiểm tra các byte vào/ra của các module vào/ra . Thời gian đọc các đầu vào thực hiện chương trình và đưa tín hiệu ra được gọi là thời gian quét. Quá trình quét là quá trình liên tục và tuần tự từ đọc đầu vào, đánh giá và quyết định Logic điều khiển và đưa tín hiệu ra. Đặc điểm của thời gian quét là nó cho ra bộ điều khiển phản ứng với đầu vào và xử lý chính xác. Logic điều khiển nhanh hay chậm. Thời gian quét phụ thuộc vào tốc độ xử lý của CPU, độ dài của chương trình ứng dụng và được chia làm các giai đoạn như sau: Bắt đầu 4. Chuyển dữ liệu từ bộ 1. Nhập dữ liệu từ ngoại đệm ra ngoại vi vi vào 2. Thực hiện chương 3. Truyền thông và trình tự kiểm tra lỗi 2 – Cấu trúc bộ nhớ của S7-200 Bộ nhớ S7-200 chia làm 4 vùng với 1 tụ có nhiệm vụ duy trì dữ liệu trong một khoảng thời gian nhất định khi mất nguồn nuôi. Bộ nhớ của S7-200 có tính năng động cao, đọc và ghi được trong toàn vùng, loại trừ phần các bit nhớ đặc biệt được ký hiệu bởi SM ( Special Memory ) chỉ có thể truy nhập để đọc. EEPROM MIỀN NHỚ NGOÀI Chương trình Chương trình Chương trình Tham số Tham số Tham số Tụ Dữ liệu Dữ liệu Dữ liệu Vùng đối tượng 61 Trang
+ Vùng nhớ chương trình (Program Memory) Vùng này để lưu giữ các chương trình điều khiển do người sử dụng lập nên bộ nhớ chương trình do hệ thống quản lý . Tại một thời điểm chỉ lưu giữ được 1 chương trình ( Ta không thể truy cập được vào) + Vùng tham số: là miền lưu giữ các tham số như từ khoá, địa chỉ trạm... thuộc kiểu non-volatile đọc/ghi được. + Vùng dữ liệu (Data memory): Lưu giữ toàn bộ dữ liệu bao gồm kết quả tính toán , trạng thái của hệ thống, hằng số được định nghĩa trong chương trình, bộ đệm truyền thông... Một phần của vùng nhớ này ( 200 byte đầu với CPU212, 1Kbyte đầu tiên đối với CPU214 ) thuộc kiểu non-volatile đọc/ghi được. Tổ chức bộ nhớ dữ liệu do hệ thống quản lý (Chia ra các vùng nhớ để lưu giữ các kiểu dữ liệu khác nhau) . Đặc điểm là ngưòi dùng có thể truy cập đến các vùng dữ liệu (Read/write). Kiểu dữ liệu có các dạng sau : - Bit , Byte, Word (2 Byte), double word - Sting - Const (hằng) - Object(device): Timer, Counter Mỗi vùng dữ liệu được phân bố trong vùng nhớ quy ước và có một tên riêng (keyword) + Vùng đối tượng: Timer, Counter, bộ đếm tốc độ cao và các cổng vào/ra tương tự được đặt trong vùng nhớ cuối cùng. Vùng này không thuộc kiểu non-volatile nhưng đọc/ghi được. Hai vùng nhớ cuối có ý nghĩa quan trọng trong việc thực hiện một chương trình nên ta sẽ trình bày chi tiết như sau. Vùng nhớ dữ liệu (Data memory) Bao gồm các vùng nhớ : + V: Variable memory + I: Input image register + O: Oput image register + M: Intrenal memory bits + SM: Special memory bits 62 Trang
Tất cả các miền này đều có thể truy nhập được theo từng bit, từng byte, từng từ đơn ( word-2byte) hoặc từ kép (2 word) Hình sau mô tả vùng dữ liệu của CPU212 và CPU 214 CPU212 CPU214 V0 V0 Miền V (đọc/ghi) V1023 V4095 Vùng đệm cổng I0.x(x=0÷ 7) I0.x(x=0 ÷ 7) vào (I) (đọc/ghi) I7.x(x=0÷ 7) I7.x(x=0 ÷ 7) Vùng đệm cổng ra Q0.x(x=0÷ 7) Q0.x(x=0 ÷ 7) (Q) (đọc ghi) Q7.x(x=0 ÷ 7) Q7.x(x=0 ÷ 7) Vùng nhớ nội(M) M0.x(x=0 ÷ 7) M0.x(x=0÷ 7) (đọc/ghi) M15.x(x=0 ÷ 7) M31.x(x=0 7) Vùng nhớ đặc biệt SM0.x(x=0 ÷ 7) SM0.x(x=0 ÷ 7) (SM) (chỉ đọc) SM29(x=0 ÷ 7) SM29(x=0 ÷ 7) Vùng nhớ đặc SM30.x(x=0 ÷ 7) SM30.x(x=0 ÷ 7) biệt(đọc/ghi) SM45.x(x=0 ÷ 7) SM85.x(x=0 ÷ 7) Vùng đối tượng (Object) Bao gồm các vùng nhớ: + Timer : Bộ định thời gian + Counter : Bộ đếm +AI (Analog Input) : Đầu vào tương tự +AQ(Analog Output): Đầu ra tương tự +ACC(Accumulator) : Thanh chứa + HC(high speed counter): Bộ đếm tốc độ cao 63 Trang
Vùng nhớ đối tượng được phân chia như sau: CPU212 CPU214 15 0 Bít 15 0 Bít T0(word) T) T0 T0 Timer (T) (đọc/ghi) T63 T63 T127 T127 Bộ đếm(C) C0(word) C0 C0 C0 đọc/ghi) C63 C63 C127 C127 Bộ đệm cổng vào AW0(word) AW0 tương tự(AI) (chỉ đọc) AW30 AW30 Bộ đệm cổng ra AQWO(word) AQW0 tương tự(AQ) (chỉ ghi) AQW30 AQW30 AC0 (Không có khả năng làm con trỏ) Thanh ghi AC1 Accumulator AC2 (đọc/ghi) AC3 Bộ đếm tốc độ HSC0 cao(HC) (đọc/ghi) HSC1(chỉ có trong CPU212) HSC2(chỉ có trong CPU214) Cách truy nhập đến các vùng nhớ trong PLC S7-200 Truy nhập bit:“Tên vùng dữ liệu” + “Số byte” + ”.” + ”số bit trong byte “ Ví dụ: M1.1 bit số 2 trong byte thứ 2 của vùng nhớ M Truy nhập byte: ” Tên vùng dữ liệu” +”B” + số thứ tự byte Ví dụ : VB2 ( byte thứ 3 trong vùng nhớ byte) Truy nhập Word : “Tên vùng dữ liệu”+”W” + số thứ tự của byte thấp của word Ví dụ : MW 0 Truy nhập Double Word :“Tên vùng dữ liệu”+”D” + số thứ tự của byte thấp nhất của double word 64 Trang
Ví dụ : MD1 Truy nhập đến Object Timer/ Counter: Timer : T+ số thứ tự của Timer sử dụng Counter : C+ số thứ tự của Counter sử dụng Truy nhập đến Object vào/ra tương tự :Ta truy nhập theo từng word : AIW0, AQW1 Truy nhập đến Object ACC:Tuỳ theo yêu cầu sử dụng ta có thể truy nhập theo byte, word, hay double word Truy nhập đến Object HC (high speed counter):Ta chỉ truy nhập được theo kiểu double word. 3 - Mở rộng cổng vào/ra (I/O) + CPU 212 cho phép mở rộng tối đa 2 module mở rộng + CPU 214 cho phép mở rộng tối đa 7 module mở rộng Modul 2 S7-200. Modul 4 Các module mở rộng tương tự và số đều có trong Modul 3Địa chỉ của các vị 3 vào Analog/ Modul 0 Modul 1 3 vào Analog/ 8 ra trí của module CPU214 được xác (4vào/ 4 ra) định bằng kiểu I/O 8 vào 1 ra Analogvà vị trí của module trong móc 1 ra Analog xích, bao gồm các module có cùng kiểu. I0.0 Sau đây làI2.0 Q0.0 ví dụ về cách đặt địa chỉAIW0 I3.0 cho module Q3.0 mở rộng trênAIW8 CPU214: I0.1 Q0.1 I2.1 I3.1 AIW2 Q3.1 AIW10 I0.2 Q0.2 I2.2 I3.2 AIW4 Q3.2 AIW12 I0.3 Q0.3 I2.3 I3.3 Q3.3 I0.4 Q0.4 I3.4 AQW0 Q3.4 AQW4 I0.5 Q0.5 Q2.0 I3.5 Q3.5 I0.6 Q0.6 Q2.1 I3.6 Q3.6 I0.7 Q0.7 Q2.2 I3.7 Q3.7 I1.0 Q1.0 Q2.3 I1.1 Q1.1 I1.2 I1.3 I1.4 65 Trang
4 - cấu trúc chương trình S7-200 Có thể lập trình cho PLC S7-200 bằng cách sử dụng một trong những phần mềm sau đây: STEP 7 – Micro/DOS STEP 7 – Micro/WIN Các chương trình cho S7-200 phải có cấu trúc bao gồm chương trình chính ( Main Program ) và sau đó đến các chương trình con và các chương trình xử lý ngắt. Chương trình chính được kết thúc bằng lệnh kết thúc chương trình (MEND ). Chương trình con là một bộ phận của chương trình. Các chương trình con phải được viết sau lệnh kết thúc của chương trình chính, đó là lệnh MEND. Chương trình xử lý ngắt là một bộ phận của chương Main Program trình. Thực Nếu hiện cầnmột trong sử ... chương trình xử lý ngắt phải viết sau lệnh kết thúcvòng dụng MEND quét.trình chính chương MEND. SBR Các 0 chương trìnhChương trìnhnhóm con được con thứ lại nhất thành một nhóm ngay sau chương ... chính. Sau đó đến ngay các chương trình xử lý ngắt. Thực hiện khi được trình RET chương trình chính gọi. SBR n Chương trình con thứ n+1 ... RET INT 0 Chương trình xử lý ngắt thứ nhất ... RETI Thực hiện khi có tín II.1 -3 - Các toán hạng lập trình cơ bản Có 6 phần tử lập trình cơ bản, mỗi phần tử có công dụng riêng. Để dễ dàng xác định thì mỗi phần tử được gán cho mộ ký tự: 66 Trang
I : Dùng để chỉ ngõ vào vật lý nối trực tiếp vào PLC. Q : Dùng để chỉ ngõ ra vật lý nối trực tiếp từ PLC. T : Dùng để xác định phần tử định thời có trong PLC. C : Dùng để xác định phần tử đếm có trong PLC. M và S : Dùng như các cờ hoạt động như bên trong PLC. Tất cả các phần tử (toán hạng) trên có hai trạng thái ON hoặc OFF (1 hoặc 0). Cuộn dây có thể được dùng để điều khiển trực tiếp ngõ ra từ PLC (như phần tử Q) hoặc có thể điều khiển bộ định thì, bộ đếm hoặc cờ (như phần tử M, S). Mỗi cuộc dây được gắn với các công tắc. Các công tắc này có thể là thường mở hoặc thường đóng. Các ngõ vào vật lý nối đến bộ điều khiển lập trình (phần tử I) không có cuộn dây để lập trình. Các phần tử này chỉ có thể dùng ở dạng các công tắc mà thôi (loại thường đóng và thường mở). II.2- Ngôn ngữ lập trình của S7-200. II.2.1- Phương pháp lập trình. S7-200 biểu diễn một mạch logic cứng bằng một dãy các lệnh lập trình. Chương trình bao gồm một dãy các tập lệnh. S7-200 thực hiện chương trình bắt đầu từ lệnh lập trình đầu tiên và kết thúc ở lập trình cuối trong một vòng quét (scan). Một vòng quét (scan cyele) được bắt đầu bằng một việc đọc trạng thái của đầu vào, và sau đó thực hiện chương trình. Vòng quét kết thúc bằng việc thay đổi trạng thái đầu ra. Trước khi bắt đầu một vòng quét tiếp theo S7-200 thực thi các nhiệm vụ bên trong và nhiệm vụ truyền thông. Chu trình thực hiện chương trình là chu trình lặp. Cách lập trình cho S7-200 nói riêng và cho các PLC nói chung dựa trên hai phương pháp cơ bản. Phương pháp hình thang (Ladder, viết tắt là LAD) và phương pháp liệt kê lệnh (Statement list, viết tắt là STL). Nếu có một chương trình viết dưới dạng LAD, thiết bị lập trình sẽ tự dộng tạo ra một chương trình theo dạng STL tương ứng. Ngược lại không phải mọi chương trình viết dưới dạng STL đều có thể chuyển sang được dạng LAD. Phương pháp hình thang (LAD): LAD là một ngôn ngữ lập trình bằng đồ họa, những thành phần cơ bản dùng trong LAD tương ứng với các thành 67 Trang
phần của bảng điều khiển bằng rơ le. Trong chương trình LAD, các phần tử cơ bản dùng để biểu diễn lệnh logic như sau: ♦ Tiếp điểm: Là biểu tượng (Symbol) mô tả các tiếp điểm của rơ le Tiếp điểm thường mở Tiếp điểm thương đóng ♦ Cuộn dây (coil): Là biểu tượng ⎯( )⎯ mô tả rơ le được mắc theo chiều dòng điện cung cấp cho rơ le. ♦ Hộp (Box): Là biểu tượng mô tả các hàm khác nhau, nó làm việc khi có dòng điện chạy đến hộp. Những dạng hàm thường được biểu diễn bằng hộp là các bộ thời gian (Timer), bộ đếm (counter) và các hàm toán học. Cuộn dây và các hộp phải mắc đúng chiều dòng điện. Mạng LAD: Là đường nối các phần tử thành một mạch hoàn thiện, đi từ đường nguồn bên trái sang đường nguồn bên phải. Đường nguồn bên trái là dây pha, đường nguồn bên phải là dây trung hòa và cũng là đường trở về nguồn cung cấp (thường không được thể hiện khi dùng chương trình tiện dụng STEPT MICRO / DOS hoặc STEPT – MICRO/WIN. Dòng điện chạy từ trái qua tiếp điểm đến đóng các cuộn dây hoặc các hộp trở về bên phải nguồn. Phương pháp liệt kê lệnh (STL): Là phương pháp thể hiện chương trình dưới dạng tập hợp các câu lệnh. Mỗi câu lệnh trong chương trình, kể cả những lệnh hình thức biểu diễn một chức năng của PLC. II.2.2 -Toán hạng và giới hạn cho phép của CPU212 và CPU214 Phương pháp truy nhập Giới hạn cho phép của các toán hạng CPU212 CPU214 V (0.0 ÷ 1023.7) V (0.0 ÷ 4095.7) I (0.0 ÷ 7.7) I (0.0 ÷ 7.7) Truy nhập bit (địa Q (0.0 ÷ 7.7 Q (0.0 ÷ 7.7 chỉ byte, chỉ số bit) M (0.0 ÷15.7) M (0.0 ÷31.7) SM (0.0 ÷45.7) SM (0.0 ÷85.7) T (0 ÷63) T (0 ÷127) C (0 ÷63) C (0 ÷127) VB (0 ÷1023) VB (0 ÷4.095) IB (0 ÷7) IB (0 ÷7) Truy nhập bit MB (0 ÷15). MB (0 ÷31). SMB (0 ÷45) SMB (0 ÷85) AC (0 ÷3) AC (0 ÷3) Hằng số Hằng số 68 Trang
VW (0 ÷ 1022) VW (0 ÷4094) T (0 ÷ 63) T (0 ÷127) C (0 ÷ 63) C (0 ÷127) Truy nhập từ đơn IW (0 ÷6) IW (0 ÷6) (địa chỉ byte cao) QW (0 ÷6) QW (0 ÷6) MW (0 ÷14) MW (0 ÷30) SMW (0 ÷ 44) SMW (0 ÷84) AC (0 ÷3) AC (0 ÷3) AIW (0 ÷30) AIW (0 ÷30) AQW (0 ÷30) AQW (0 ÷30) Hằng số Hằng số VD (0 ÷1020) VD (0 ÷4092) ID (0 ÷ 4) ID (0 ÷ 4) QD (0 ÷ 4) QD (0 ÷ 4) Truy nhập từ kép MD (0 ÷ 12) MD (0 ÷ 28) (địa chỉ byte cao) SMD (0 ÷ 42) SMD (0 ÷ 82) AC (0 ÷ 3) AC (0 ÷ 3) HC (0) HC (0 ÷ 2) Hằng số. Hằng số. II.2.3 – Một số lệnh cơn bản dùng trong lập trình 1 – Lệnh vào ra: Load (LD): Lệnh LD nạp giá trị logic của một tiếp điểm vào trong bít đầu tiên của ngăn xếp (xem hình a), các giá trị cũ còn lại trong ngăn xếp bị đẩy lùi xuống một bít. Load Not (LDN): Lệnh LDN nạp giá trị logic nghịch đảo của một tiếp điểm vào trong bít đầu tiên của ngăn xếp (xem hình b), các giá trị còn lại trong ngằn xếp bị đẩy lùi xuống một bít. Các dạng khác nhau của lệnh LD, LDN cho LAD như sau LAD Mô tả Toán hạng LD n Tiếp điểm thường mở sẽ được đóng nếu n n: I, Q, M, SM, T, = 1. C, V (bit) LDN n Tiếp điểm thường đóng sẽ mở khi n = 1. LDI n Tiếp điểm thường mở sẽ đóng tức thời khi n: I n=1 69 Trang
LDNI n Tiếp điểm thường đóng sẽ mở tức thời khi n=1 ♦ Các dạng khác nhau của lệnh LD, LDN cho STL như sau: Lệnh Mô tả Toán hạng LD n Lệnh nạp giá trị logic của điểm n vào bít n (bít): I, Q, M, đầu tiên trong ngăn xếp. SM, T, C, V LDN n Lệnh nạp giá trị logic nghịch đảo của điểm n vào bít đầu tiên trong ngăn xếp. LDI n Lệnh nạp tức thời giá trị logic của điểm n n: I vào bít đầu tiên trong ngăn xếp. LDNI n Lệnh nạp tức thời giá trị logic nghịch đảo của điểm n vào bít đầu tiên trong ngăn xếp. OUTPUT (=) Lệnh sao chép nội dung của bít đầu tiên trong ngăn xếp vào bít được chỉ định trong lệnh. Nội dung của ngăn xếp không bị thay đổi. Mô tả lệnh bằng LAD như sau LAD Mô tả Toán hạng n Cuộn dây đầu ra ở trạng thái kích n: I, Q, M, SM, T, ( ) thích khi có dòng điều khiển đi qua. C, V (bít) n Cuộn dây đầu ra được kích thích n: Q ( ) tức thời khi có dòng điều khiển đi (bít) qua. ♦ Mô tả bằng lệnh STL như sau: STL Mô tả Toán hạng Lệnh = sao chép giá trị của đỉnh n: I, Q, M, SM, T, = n ngăn xếp tới tiếp điểm n được chỉ C, V (bít) dẫn trong lệnh. Lệnh = I (immediate) sao chép tức n: Q = In thời giá trị của đỉnh stack tới tiếp (bít) điểm n được chỉ dẫn trong lệnh. 2 -Các lệnh ghi / xóa giá trị cho tiếp điểm SET (S) ; RESET (R): Lệnh dùng để đóng và ngắt các điểm gián đoạn đã được thiết kế. Trong LAD, logic điều khiển dòng điện đóng hoặc ngắt các cuộc dây đầu ra. Khi 70 Trang
dòng điều khiển đến các cuộc dây thì các cuộn dây đóng hoặc mở các tiếp điểm (hoặc một dãy các tiếp điểm). Trong STL, lệnh truyền trạng thái bít đầu của ngăn xếp đến các điểm thiết kế. Nếu bít này có giá trị =1, các lệnh S và R sẽ đóng ngắt tiếp điểm hoặc một dãy các tiếp điểm (giới hạn từ 1 đến 255). Nội dung của ngăn xếp không bị thay đổi bởi các lệnh này. • Mô tả bằng lệnh LAD LAD Mô tả Toán hạng S BIT n Đóng một mảng gồm n các tiếp S BIT: I, Q, M, SM, (S) điểm kể từ S BIT T, C, V n(byte): IB, QB, Đóng một mảng gồm n các tiếp MB, SMB, VB,AC, điểm kể từ S BIT. Nếu S BIT Hằng số, *VD, *AC S BIT n lại chỉ vào Timer hoặc Counter (R) thì lệnh sẽ xóa bít đầu ra của Timer / Counter đó. Đóng tức thời một mảng gồm n S BIT: Q S BIT n các tiếp điểm kể từ S BIT N(byte): IB, QB, ( SI ) MB, SMB, VB,AC, Ngắt tức thời một mảng gồm n Hằng số, *VD, *AC S BIT n các tiếp điểm kể từ địa chỉ S ( RI ) BIT • Mô tả bằng lệnh STL STL Mô tả Toán hạng S S BIT n Ghi giá trị logic vào một mảng S BIT: I, Q, M, SM, gồm n bít kể từ địa chỉ S BIT T, C, V R S BIT n Xóa một mảng gồm n bít kể từ (bit) địa chỉ S BIT. Nếu S BIT lại chỉ n: IB, QB, MB, SMB, vào Timer hoặc Counter thì lệnh VB sẽ xóa bít đầu ra của Timer / (byte) AC, Hằng số, Counter. *VD, *AC S I S BIT n Ghi tức thời giá trị logic 1 vào S BIT: Q một mảng gồm n bít kể từ địa chỉ (bit) S BIT n: IB, QB, MB, SMB, R I S BIT n Xóa tức thời một mảng gồm n bít VB (byte) kể từ địa chỉ S BIT (byte) AC, Hằng số, *VD, *AC 3 – Các lệnh so sánh: 71 Trang
Khi lập trình, nếu có các quyết định về điều khiển được thực hiện dựa trên kết quả của việc so sánh thì có thể sử dụng lệnh so sánh cho byte, từ hay từ kép của S7-200. LAD sử dụng lệnh so sánh để so sánh các giá trị của byte, từ và từ kép (giá trị thực hoặc nguyên). Những lệnh so sánh thường là so sánh nhỏ hơn hoặc bằng ( =). Khi so sánh giá trị của byte thì không cần phải để ý đến dấu của toán hạng. Ngược lại khi so sánh các từ hoặc từ kép với nhau thì phải để ý đến dấu của toán hạng, ngược lại khi so sánh các từ hoặc từ kép với nhau thì phải để ý đến dấu của toán hạng là bít cao nhất trong từ hoặc từ kép. Biểu diễn các lệnh so sánh trong LAD: LAD Mô tả Toán hạng n1 n2 Tiếp điểm đóng khi n1 = n2 ==B B = Byte n1,n2 (byte) : VB , n1 n2 I = Integer IB , QB, MB, SMB ==I D = Double Integer , AC , Const , n1 n2 R = Real *VD*, AC ==D n1 n2 ==R n1 n2 Tiếp điểm đóng khi n1 > n2 >=B B = Byte n1,n2 (từ): VW, T, I = Integer C, IW, QW, MW, n1 n2 D = Double Integer SMW,AC, AIW, >=I R = Real Hằng số, *VD, *AC n1 n2 >=D n1 n2 >=R 72 Trang
n1 n2 Tiếp điểm đóng khi W100 và hằng số 50 bằng cách sử dụng kết hợp phép so sánh bằng nhau LDW = và lệnh đảo NOT. LDB =, LDW = LDD =, LDR = * Lệnh kiểm tra tính bằng nhau của nội dung 2 byte, từ, từ kép, hoặc số thực. Trong trường hợp phép so sánh cho kết quả đúng, bít đầu tiên trong ngăn xếp sẽ có giá trị logic bằng 1. LDB < = , LDW < = LDD < = , LDR < = * Lệnh so sánh nội dung của byte, từ, từ kép hoặc số thực thứ nhất có nhỏ hơn hoặc bằng nội dung của byte, từ, từ kép hoặc số thực thứ hai hay không. Trong trường hợp phép so sánh cho kết quả đúng, bít đầu tiên trong ngăn xếp có giá trị logic bằng 1. LDB > =, LDW > = LDD > =, LDR > = * Lệnh so sánh nội dung của byte, từ, từ kép hoặc số thực thứ nhất có lớn hơn hoặc bằng nội dung của byte, từ, từ kép hoặc số thực thứ hai hay không. Trong trường hợp phép so sánh cho kết quả đúng, bít đầu tiên trong ngăn xếp có giá trị logic bằng 1. AB =, AW = 73 Trang
AD =, AR = * Lệnh kiểm tra tính bằng nhau của nội dung 2 byte, từ, từ kép, hoặc số thực. Trong trường hợp phép so sánh cho kết quả đúng, sẽ thực hiện phép tính logic And giữa bít đầu tiên trong ngăn xếp với giá trị logic. AB < =, AW < = AD < =, AR < = * Lệnh so sánh nội dung của byte, từ, từ kép hoặc số thực thứ nhất có nhỏ hơn hoặc bằng nội dung của byte, từ, từ kép hoặc số thực thứ hai hay không. Trong trường hợp phép so sánh cho kết quả đúng, sẽ thực hiện phép tính logic AND giữa bít đầu tiên trong ngăn xếp với giá trị logic 1 Biểu diễn lệnh so sánh trong STL: STL Mô tả Toán hạng Lệnh thực hiện phép tính logic Load n1.n2 (byte):VB, LDB = n1 n2 , And hoặc Or giữa giá trị logic 1 với IB, QB, MB, AB = n1 n2 nội dung đỉnh ngăn xếp khi nội dung SMB, AC, hằng OB = n1 n2 2 byte n1 và n2 thỏa mãn n1 = n2 số, *VD , *AC Lệnh thực hiện phép tính logic Load LDB > = n1 - , And hoặc Or giữa giá trị logic 1 với n2 nội dung đỉnh ngăn xếp khi nội dung AB > = n1 - 2 byte n và n thỏa mãn n > = n 1 2 1 2 n2 OB > = n1 - n2 Lệnh thực hiện phép tính logic Load LDB < = n1 - , And hoặc Or giữa giá trị logic 1 với n2 nội dung đỉnh ngăn xếp khi nội dung AB < = n1 - 2 byte n và n thỏa mãn n < = n 1 2 1 2 n2 OB < = n1 - n2 Lệnh thực hiện phép tính logic Load n1 ,n2 (từ):VW, LDW = n1 n2 , And hoặc Or giữa giá trị logic 1 với T, C, QW, MW, AW = n1 n2 nội dung đỉnh ngăn xếp khi nội dung SMW,AC, AIW OW = n1 n2 2 từ n1 và n2 thỏa mãn n1 = n2 , hằng số, *VD , *AC 74 Trang
Lệnh thực hiện phép tính logic Load LDW > = n1 - , And hoặc Or giữa giá trị logic 1 với n2 nội dung đỉnh ngăn xếp khi nội dung AW > = n1 - 2 từ n và n thỏa mãn n > = n 1 2 1 2 n2 OW > = n1 - n2 Lệnh thực hiện phép tính logic Load LDW < = n1 - , And hoặc Or giữa giá trị logic 1 với n2 nội dung đỉnh ngăn xếp khi nội dung AW < = n1 - 2 từ n và n thỏa mãn n < = n 1 2 1 2 n2 OW < = n1 - n2 Lệnh thực hiện phép tính logic Load n1 , n2 (từ kép) LDD = n1 n2 , And hoặc Or giữa giá trị logic 1 với :VD, ID, QD, AD = n1 n2 nội dung đỉnh ngăn xếp khi nội dung MD, SMD, AC, OD = n1 n2 2 từ kép n và n thỏa mãn n = n HC , hằng số, 1 2 1 2 *VD , *AC Lệnh thực hiện phép tính logic Load LDD > = n1 - , And hoặc Or giữa giá trị logic 1 với n2 nội dung đỉnh ngăn xếp khi nội dung AD > = n1 - 2 từ kép n và n thỏa mãn n > = n 1 2 1 2 n2 OD > = n1 - n2 Lệnh thực hiện phép tính logic Load LDD < = n1 - , And hoặc Or giữa giá trị logic 1 với n2 nội dung đỉnh ngăn xếp khi nội dung AD < = n1 - 2 từ kép n và n thỏa mãn n < = n 1 2 1 2 n2 OD < = n1 - n2 Lệnh thực hiện phép tính logic Load n1,n2 (từ LDR = n1 n2 , And hoặc Or giữa giá trị logic 1 với kép):VD, ID, AR = n1 n2 nội dung đỉnh ngăn xếp nếu hai số QD, MD, SMD, OR = n1 n2 thực n1 và n2 (4 byte) thỏa mãn n1 = AC, HC , hằng n2 số, *VD , *AC 75 Trang