Bài giảng Thiết kế hệ thống vi xử lý: Chương 4 - Nguyễn Hồng Quang

Chia sẻ: Kiếp Này Bình Yên | Ngày: | Loại File: PDF | Số trang:16

Thêm vào BST

Báo xấu

144
lượt xem 7
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Chương 4 của bài giảng Thiết kế hệ thống vi xử lý trình bày một số nội dung liên quan đến vi điều khiển 8051(microcontroller) như: Vi điều khiển 89C51, đặc điểm chung AT89C51/52, làm việc với 89C51, khối xử lý trung tâm CPU,... Mời các bạn cùng tham khảo.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Thiết kế hệ thống vi xử lý: Chương 4 - Nguyễn Hồng Quang

Vi điều khiển 8051(microcontroller) • 8031 do hãng Intel chế tạo • 8051 có 4kbyte Flash Ram • 89C51, 52 do hãng Intel chế tạo • 87C51 do hãng Philip chế tạo • 80515, 535 do hãng Siemens chế tạo 1 Electrical Engineering Vi điều khiển 89C51 2 Electrical Engineering 1
3 Electrical Engineering Đặc điểm chung AT89C51/52 •Do hãng Atmel chế tạo •4K byte Flash, 128 byte RAM •32 đường xuất nhập, •Hai bộ định thời / bộ đếm 16 bit, •5 ngắt •Một port nối tiếp song công •Mạch dao động và tạo xung nhịp trên chip. 4 Electrical Engineering 2
Làm việc với 89C51 • Bộ nạp Flash RAM – Phần cứng – Phần mềm – 8051 programmer • Chương trình dịch – Assembler AS51 – Chương trình C: Keil, Read 51, 5 Electrical Engineering Phần mềm 6 Electrical Engineering 3
Giới thiệu chung 89c51 Nguồn ngắt ngoài Đếm sự kiện. Nguån 4Kbyte 128byte Điều khiển 2bộ đếm / ng¾t Bé nhí Bé nhí ngắt. trong. ch−¬ng tr×nh RAM định thời trong. trong CPU Khối Port Port Port Port Giao đ.khiển 0 1 2 3 diện nối quản lý tiép. Bộ tạo Bus. dao động XTAL 1.2 Cổng I/O Cæng I/O Cổng I/O Cổng I/O |PSEN/ALE Đchỉ thấp 8 bit Đchỉ cao Các chức năng Dữ liệu 8 Dữ liệu 8 đắc biệt bit bit Dữ liệu 8 bit H×nh 2.1: CÊu tróc cña vi ®iÒu khiÓn 8051. 7 Electrical Engineering Khối xử lý trung tâm CPU CPU -Central Processing Unit • Thanh ghi tích luỹ (ký hiệu là A ); • Thanh ghi tích luỹ phụ (ký hiệu là B ) thường được dùng cho phép nhân và phép chia ; • Khối logic số học (ALU=Arithmetic Logical Unit) ; • Từ trạng thái chương trình (PSW= Program Status Word ); • Bốn băng thanh ghi (R0-R7). • Con trỏ ngăn xếp (SP=Stack Point) cũng như con trỏ dữ liệu để định địa chỉ cho bộ nhớ dữ liệu ở bên ngoài; • Thanh ghi đếm chương trình (PC= Progam Counter ); 8 Electrical Engineering 4
Mô tả các chân 8051 • 40 chân • Vcc Chân cung cấp điện, 5V DC, 40 • GND Chân nối đất, 0V, 20 • Chân thạch anh:18, 19, dùng đồng hồ thạnh anh với tần số lớn nhất là 12 Mhz 9 Electrical Engineering Các cổng vào ra • 4 cổng, 32 bít vào ra – Port 0, 1, 2, 3 • Port 1 – Chân 1 – 8 của 8051, ký hiệu P1.0, P1.1 .. P1.7 – Dùng làm đường xuất và đường nhập, ghép nối với thiết bị ngoại vi 10 Electrical Engineering 5
Các cổng vào ra(tiếp) • Port 0 (chân 32-39) có 2 công dụng. – Dùng như nhiệm vụ xuất nhập – Khi ghép nối với thiết bị nhớ, port 0 trở thành bus địa chỉ và bus dữ liệu đa hợp • byte thấp của bus địa chỉ nếu dùng địa chỉ 11 Electrical Engineering Các cổng vào ra (tiếp) • Port 2 (chân 21-28) có 2 công dụng. – Dùng như nhiệm vụ xuất nhập – Khi ghép nối với thiết bị nhớ, port 2 trở thành bus địa chỉ • byte cao của bus địa chỉ nếu dùng địa chỉ 12 Electrical Engineering 6
Các cổng vào ra (tiếp) • Port 3 (chân 10 – 17) – Có thể làm các chân vào ra trực tiếp – Tùy theo phần mềm có thể làm chức năng riêng 13 Electrical Engineering Port 3 • P3.0 RxD ( ngõ vào cổng nối tiếp ) • P3.1 TxD ( Ngõ ra của port nối tiếp ) • P3.2 ( Ngõ vào ngắt ngoài 0 ) • P3.3 ( Ngõ vào ngắt ngoài 1 ) • P3.4 T0 ( Ngõ vào bên ngoài của bộ định thời ) • P3.5 T1 ( Ngõ vào bên ngoài của bộ định thời 1 ) • P3.6 (Diều khiển ghi bộ nhớ dư liệu ngoài ) • P3.7 (Diều khiển đọc ghi bộ nhớ dư liệu ngoài ) 14 Electrical Engineering 7
Các chân điều khiển • PSEN • ALE • EA • RESET 15 Electrical Engineering RESET • Khởi động lại hệ thống • Tích cực ở mức 1 HI C1 R3 89C51 100 R3 10K 0 16 Electrical Engineering 8
EA • Chân 31, cần điều khiển bằng người thiết kế • EA = 1, thực hiện chương trình trong ROM nội • EA = 0, thực hiện chương trình ROM ngoài 17 Electrical Engineering Kết cấu bộ nhớ chương trình 8051 18 Electrical Engineering 9
Bộ nhớ RAM trong 19 Electrical Engineering Ghép nối bộ nhớ (vào ra) ngoài • Ghép nối thiết bị vào ra ngoài – Khi giới hạn bởi sổ cổng vào ra – Khi dung lương nhớ bổ xung thêm • Về lý thuyết , 8051 có thể có – 64k bộ nhớ chương trình (code memory ) – 64K bộ nhớ dữ liệu • Việc ghép nối bộ nhớ liên quan tới việc sử dụng tín hiệu địa chỉ để tạo ra tín hiệu chọn chip CE • Chân PSEN sử dụng cho vùng nhớ chương trình • Đường RD, WR cho vùng nhớ dữ liệu • EA = Vcc dùng cho - on chip code rom • EA = GND dùng vùng nhớ ngoài 20 Electrical Engineering 10
PSEN (program store enable) • Cung cấp bởi 8051 • Cho phép truy xuất bộ nhớ chương trình ngoài • Thường nối với chân OE (output enable) của EPROM • Bình thường PSEN ở mức 1 21 Electrical Engineering Nguyên tắc chung • Bộ nhớ và các thiết bị ngoại vi đều có đường điều khiển ghép nối với vi xử lý – CS, CE : chip select or chip enable • Đường này kết hợp với tín hiệu giải mã từ vi điều khiển • Thường là tích cực thấp • Thương thì tín hiệu đọc RD được nối với chân OE : output enable • Trong bộ nhớ RAM thì thêm tín hiệu WR : write enable • Tín hiệu RD,WD đều được điều khiển bằng Vi xử lý 22 Electrical Engineering 11
ALE (address latch enable) • Chân 30, cung cấp bởi 8051 • Cho phép chốt địa chỉ và dữ liệu, giải mã bus địa chỉ và bus dữ liệu • ALE = 1, dữ liệu • ALE = 0, địa chỉ thấp 23 Electrical Engineering Sử dụng ALE trong thực tế 24 Electrical Engineering 12
Truy xuất bộ nhớ ngoài 25 Electrical Engineering Giải mã địa chỉ 8051 27256 27256 P ort 0 D0 - D7 D0 - D7 EA A0 - A7 A0 - A7 A LE 74H C 573/373 A 8-A 14 P ort 2 A 8-A 14 A 15 PSEN OE ` OE 26 Electrical Engineering 13
Ví dụ 4K Rom ngoài tại địa chỉ 1000 • 1000H = 0001 0000 0000 0000b • 4 đường địa chỉ liên qua chính là – – A15, A14, A13, A12 • Mục tiêu • Thiết kế mạch lô gic tạo ra tin hiệu tích cực thấp khi [A15:A12] = 0001 and PSEN=0 • Địa chỉ là 1000H to 1FFFH 27 Electrical Engineering Sơ đồ ROM ngoài 28 Electrical Engineering 14
Sơ đổ 4K Ram ngoài tại 1000H 29 Electrical Engineering Ghép nối mạch thực tế có Rom, RAm Bộ nhớ chương trình 8K ROM chia làm hai vùng: • ROM trong (On-chip) có địa chỉ vật lý: 0000H ÷ 0FFFH. • ROM ngoài (2732) có địa chỉ vật lý: 1000H ÷ 1FFFH. • Bộ nhớ dữ liệu được mở rộng thêm 32K RAM ngoài có địa chỉ vật lý: 2000H ÷ 9FFFH. • Mạch ghép nối vào/ ra sử dụng IC 8255 với địa chỉ của từng cấu hình như sau: • Địa chỉ cổng PA: A000H • Địa chỉ cổng PB: A001H • Địa chỉ cổng PC: A002H • Địa chỉ của từ điều khiển PSW: A003H 30 Electrical Engineering 15
Vi mạch 74LS138 Gi¶i m· tõ 3 – 8 theo m· BCD Logic 0 lµ møc tÝch cùc 31 Electrical Engineering 1 2 3 4 5 6 D HD: TS NguyÔn Hång Quang Gi¶i m· ®Þa chØ s¬ ®å nguyªn lý Board 1 TH: TrÇn B×nh D−¬ng-Ph¹m Gia §iÒm TriÖu Tuyªng Hoµng-NguyÔn tuÊn NghÜa-T§H3-K43 D0 D2 D4 D6 DATA BUS 1 3 5 2 4 6 D1 D3 D5 D7 D 7 8 9 10 R-4,7K +5V 78L05 10 9 AD0 AD[0...8] AD1 LOW_ADDRESS 8 1 V V 3 AD2 A0 A1 VCC +12V OUT VCC + 5V 7 1 2 IN AD3 A2 A3 6 EA 3 4 GND AD4 A4 A5 5 5 6 AD5 A6 A7 4 7 8 AD6 A[0..15] 3 9 10 2 AD7 RAM62256 2 EA 1 A0 10 1 OC A0 11 A1 9 C A1 74ALS573 A2 8 U? A2 P1.0 1 39 AD0 AD0 2 19 A0 A3 7 11 AD0 AD0 34 4 P10 P00 1D 1Q A3 DQ0 D0 PA0 P1.1 2 38 AD1 AD1 3 18 A1 A4 6 12 AD1 AD1 33 3 PA.0 PA.1 P11 P01 2D 2Q A4 DQ1 D1 PA1 1 2 P1.2 3 37 AD2 AD2 4 17 A2 A5 5 13 AD2 AD2 32 2 PA.2 PA..3 P12 P02 3D 3Q A5 DQ2 D2 PA2 3 4 VCC P1.3 4 36 AD3 AD3 5 16 A3 A6 4 15 AD3 AD3 31 1 PA.4 PA.5 R_POWER P13 P03 4D 4Q A6 DQ3 D3 PA3 5 6 P1.4 5 35 AD4 AD4 6 15 A4 A7 3 16 AD4 AD4 30 40 PA.6 PA.7 89C52 P14 P04 5D 5Q A7 DQ4 D4 PA4 7 8 P1.5 6 34 AD5 AD5 7 14 A5 A8 25 17 AD5 AD5 29 39 P15 P05 6D 6Q A8 DQ5 D5 PA5 9 10 P1.6 7 33 AD6 AD6 8 13 A6 A9 24 18 AD6 AD6 28 38 C LED_POWER P1.7 8 P16 P06 32 AD7 AD7 9 7D 7Q 12 A7 A10 21 A9 DQ6 19 AD7 AD7 27 D6 PA6 37 PORT A VCC C P17 P07 8D 8Q A10 DQ7 D7 PA7 A11 23 A11 13 21 A8 A12 2 5 18 INT1 P20 A12 RD PB0 12 22 A9 A13 26 36 19 PORT B INT0 P21 A13 WR PB1 8255 23 A10 A14 1 A0 9 20 PB.0 PB.1 P22 A14 A0 PB2 1 2 15 24 A11 20 A1 8 21 PB.2 PB.3 T1 P23 CE A1 PB3 3 4 14 25 A12 22 35 22 PB.4 PB.5 T0 P24 OE RESET PB4 5 6 VCC 26 A13 A12 1 15 27 6 23 PB.6 PB.7 P25 A Y0 WE CS PB5 7 8 74ALS138 31 27 A14 A13 2 14 24 C2 30P EA/VP P26 B Y1 PB6 9 10 28 A15 A14 3 13 25 S1 12Hz 19 P27 C Y2 PB7 12 VCC Y1 X1 Y3 RESET C1 CAPACITOR C3 30P 18 X2 Y4 11 PC0 14 4 10 15 E1 Y5 PC1 9 10 5 9 16 PORT C RESET RXD E2 Y6 PC2 11 A15 6 7 17 PC.0 PC..1 R1100 TXD E3 Y7 PC3 1 2 17 30 13 PC..2 PC..3 100K RD ALE/P PC4 3 4 16 29 Y2 12 PC..4 PC..5 R2 WR PSEN PC5 5 6 11 PC.6 PC..7 PC6 7 8 10 PC7 9 10 VCC PORT3+138 PORT3 B Y0 PORT3+138 B DB9 FEMALE INT0 INT1 1 2 T0 T1 3 4 1 WR RD 5 6 6 Y3 Y4 EA 7 8 2 13 12 RXD Y5 Y6 R1I R10 9 10 7 14 11 TXD RXD A0 10 11 D0 T1O T1I A0 D0 3 A1 9 12 D1 PA0 PA1 A1 D1 1 2 8 8 9 A2 8 13 D2 PA2 PA3 R2I R2O A2 D2 3 4 MAX232 4 7 10 VCC A3 7 15 D3 PA4 PA5 T2O T2I A3 D3 5 6 9 A4 6 16 D4 PA6 PA7 A4 D4 7 8 5 15 1 A5 5 17 D5 PB0 PB1 C4 GND C1+ C5 A5 D5 9 10 10u 6 3 10u CT A6 4 A7 3 A6 D6 18 19 D6 D7 PB2 PB4 11 12 PB3 PB5 P1.0 PORT1 P1.1 6264 V- C1- R_L232B A7 D7 13 14 1 2 A8 25 PB6 PB7 P1.2 P0.3 A8 15 16 3 4 2 4 A9 24 PC0 PC1 P1.4 P1.5 C6 V+ C2+ C7 A9 17 18 5 6 A10 21 PC2 PC3 P1.6 P1.7 10u 10u LED232 A10 19 20 7 8 VCC 16 5 A11 23 PC4 PC5 VCC C2- A11 21 22 9 10 A12 2 PC6 PC7 A12 23 24 P1.0 P1.1 VCC C8 25 26 RD 22 P1.2 P1.3 10u R_L232A OE 27 28 WR VCC 27 P1.4 P1.5 C828 26 WE P1.6 29 30 P1.7 CS2 31 32 Y0_74138 20 CS1 33 34 A A HEADER 17X2 VCC Title Nghiªn Cøu Khoa Häc Size Number Revision B Date: 14-Sep-2002 Sheet of File: C:\DIEM\DIEM.sch Drawn By: 1 2 3 4 5 6 Ph¹m Gia §iÒm 32 Electrical Engineering 16