NGÂN HÀNG CÂU HỎI THI KẾT THÚC HỌC PHẦN HỌC PHẦN: THIẾT KẾ VI MẠCH VLSI VÀ ASIC

Chia sẻ: NGOC NGUYEN VAN | Ngày: | Loại File: DOC | Số trang:4

Thêm vào BST

Báo xấu

223
lượt xem 30
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Sử dụng cho hệ đại học theo các chuyên ngành: Tin học. 1. NỘI DUNG ĐÁNH GIÁ THI KẾT THÚC HỌC PHẦN Sinh viên nắm được những công cụ chính (các phần mềm chuyên dụng) phục vụ cho thiết kế, tự động thiết kế các vi mạch chuyên dụng và các hệ điều hành, chương trình dịch tương ứng.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: NGÂN HÀNG CÂU HỎI THI KẾT THÚC HỌC PHẦN HỌC PHẦN: THIẾT KẾ VI MẠCH VLSI VÀ ASIC

TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHIỆP KHOA ĐIỆN TỬ Bộ môn: Kỹ thuật máy tính NGÂN HÀNG CÂU HỎI THI KẾT THÚC HỌC PHẦN HỌC PHẦN: THIẾT KẾ VI MẠCH VLSI VÀ ASIC (3 TÍN CHỈ) DÙNG CHO ĐÀO TẠO BẬC ĐẠI HỌC THEO HỌC CHẾ TÍN CHỈ CHUYÊN NGÀNH TIN HỌC THÁI NGUYÊN – 7/2007
TRƯỜNG ĐẠI HỌC CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập – Tự do – Hạnh phúc KỸ THUẬT CÔNG NGHIỆP Khoa Điện tử Bộ môn: Kỹ thuật máy tính Thái Nguyên, ngày 10 tháng 8 năm 2007 NGÂN HÀNG CÂU HỎI THI THIẾT KẾ VI MẠCH VLSI VÀ ASIC Sử dụng cho hệ đại học theo các chuyên ngành: Tin học. 1. NỘI DUNG ĐÁNH GIÁ THI KẾT THÚC HỌC PHẦN Sinh viên nắm được những công cụ chính (các phần mềm chuyên dụng) phục vụ cho thiết kế, tự động thiết kế các vi mạch chuyên dụng và các hệ điều hành, chương trình dịch tương ứng. 2. PHƯƠNG PHÁP ĐÁNH GIÁ Thi kết thúc học phần là thi viết với thời lượng 90 phút, chấm điểm theo thang điểm 10. 3. NGUYÊN TẮC TỔ HỢP ĐỀ THI - Mỗi đề thi có 4 câu hỏi. - Mỗi đề thi được tổ hợp từ 2 câu hỏi lý thuyết (phần 4.1; 4.2) và 2 câu hỏi bài t ập (phần 4.3; 4.4). 4. NGÂN HÀNG CÂU HỎI 4.1. CÂU HỎI LOẠI 1 (2 ĐIỂM) 1. Các bước cơ bản trong chế tạo chất bán dẫn Silic là gì? 2. So sánh transistor tăng cường nMOS và cMOS 3. So sánh chuyển mạch dùng nMOS và pMOS. 4. Trình bày cấu trúc của một phần tử nhớ RAM tính. Các bước đọc, ghi RAM tĩnh 5. Trình bày cấu trúc của một phần tử nhớ ROM. Các bước đọc ROM. 6. Trình bày và phân biệt giữa full-custom ASIC và semicustom ASIC 7. Trình bày sự khác biệt giữa các ASIC dựa trên cell chuẩn, dựa trên dải cổng và lập trình được 8. Luồng thiết kế là gì? Trình bày các bước trong luồng thiết kế một ASIC 9. Trình bày nguyên lý kinh tế của ASIC bao gồm chi phí linh kiện, NRE và số lượng hòa vốn 10. Ý nghĩa của thời gian thiết lập và thời gian giữ trong thiết kế? 2
4.2. CÂU HỎI LOẠI 2 (2 ĐIỂM) 1. Thư viện Cell là gì? Sử dụng thư viện cell như thế nào 2. Trong mạch tích hợp, các transistor được sử dụng làm chuyển mạch như thế nào?Cho một ví dụ cụ thể 3. Trình bày và phân biệt sự khác biệt giữa bộ chốt và flip-flop 4. Cường độ kích của Cell là gì? Kích thước của cell và cường độ kích ảnh hưởng như thế nào đến quá trình thiết kế? 5. Phân biệt giữa cell đường dẫn dữ liệu, cell chuẩn và cell logic dải cổng 6. Cell là gì? Cell có tầm quan trọng thế nào? Trình bày về kích thước cell và độ kích của chúng 7. Công nghệ lập trình FPGA gồm có nhứng công nghệ nào? Trình bày sơ lược về công nghệ phản cầu chì. 8. Công nghệ lập trình FPGA gồm có nhứng công nghệ nào? Trình bày sơ lược về công nghệ SRAM. 9. Công nghệ lập trình FPGA gồm có nhứng công nghệ nào? Trình bày sơ lược về công nghệ EPROM. 10. Trình bày và so sánh công nghệ thiết kế mạch đệm ngõ vào sử dụng CMOS và TTL 4.3. CÂU HỎI LOẠI 3 (3 ĐIỂM) 1. Trình bày và so sánh các loại thiết kế chip CMOS 2. Thiết kế tế bào chuẩn trong thiết kế chip CMOS gồm những bước nào? Cho biết một sô thư viện tế bào chuẩn điển hình. 3. So sánh yếu tố cấu hình transistor EPROM, EEPROM và SRAM 4. So sánh mảng cổng lập trình XILINX và FPGA của hãng Algotronix 5. So sánh FPGA của Concurrennt Logic và FPGA của hãng Algotronix 6. So sánh mảng cổng lập trình XILINX và PLD của Altera 7. Trình bày những ưu điểm của PLD Altera 8. Phân tích cấu trúc, đặc trưng của tế bào vĩ mô họ PLD MAX 3000A 9. Xây dựng sơ đồ sử dụng các transistor MOS hoạt động như các chuyển mạch. 4.4. CÂU HỎI LOẠI 4 (3 ĐIỂM) 1. Phân tích và xây dựng bộ đa hợp 4 lối vào. 2. Xây dựng bộ cộng có xung nhớ RCA. Để giảm trì hoãn ta có thể dùng cách nào? 3. Các cell I/O có chức năng gì? Trình bày cấu trúc của một bộ đệm ngõ ra 2 chiều, 3 trạng thái? 4. Xây dựng và phân tích mô hình trì hoãn của mạch logic CMOS. 5. Xây dựng và phân tích cổng đảo CMOS. 6. Xây dựng và phân tích hoạt động của cổng đảo 3 trạng thái, so sánh với c ổng đảo CMOS thông thường. 3
7. Thiết kế cấu trúc và vật lý của cổng NAND. 8. Thiết kế cấu trúc và vật lý của cổng NOR 9. Thiết kế cấu trúc và vật lý của cổng cộng CMOS đơn giản. 10. So sánh ưu nhược điểm của mạch cộng bit nối tiếp, cộng lưu số nhớ và cộng cổng truyền 11. Xây dựng bộ đếm không đồng bộ, so sánh với bộ đếm đồng bộ. THÔNG QUA BỘ MÔN THÔNG QUA HỘI ĐỒNG TRƯỞNG BỘ MÔN KHOA HỌC GIÁO DỤC KHOA ĐIỆN TỬ CHỦ TỊCH TS. Nguyễn Hữu Công 4