Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 2
lượt xem 59
download
Nối mạch XS40 với một máy tính bằng một dây cáp 6’. Một đầu cáp được gắn vào cổng song song của máy tính và đầu kia nối đến bộ nối DB-25 (J1) ở phần trên của mạch XS40 (như hình 2). Kết nối một monitor VGA với mạch XS40 Ta có thể hiển thị hình ảnh trên một màn hình VGA bằng cách nối đến bộ nối 15 chân J12 ở phần dưới mạch XS40 (như hình 2). Ta sẽ phải download driver của VGA vào mạch XS40 để hiển thị hình ảnh. Kết nối chuột/bàn phím với mạch...
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 2
- Chương 2: Keát noái maùy tính vôùi maïch XS40 Noái maïch XS40 vôùi moät maùy tính baèng moät daây caùp 6’. Moät ñaàu caùp ñöôïc gaén vaøo coång song song cuûa maùy tính vaø ñaàu kia noái ñeán boä noái DB-25 (J1) ôû phaàn treân cuûa maïch XS40 (nhö hình 2). Keát noái moät monitor VGA vôùi maïch XS40 Ta coù theå hieån thò hình aûnh treân moät maøn hình VGA baèng caùch noái ñeán boä noái 15 chaân J12 ôû phaàn döôùi maïch XS40 (nhö hình 2). Ta seõ phaûi download driver cuûa VGA vaøo maïch XS40 ñeå hieån thò hình aûnh. Keát noái chuoät/baøn phím vôùi maïch XS40 Caùc loái vaøo coù theå nhaän töø baøn phím hoaëc chuoät baèng caùch noái noù ñeán chaân J5 cuûa boä noái loaïi PS/2 ôû phaàn döôùi cuûa maïch XS40 (Nhö hình 2). Söï boá trí caùc jumper treân maïch XS40 Caùc jumper ñöôïc maëc ñònh (Nhö trong baûng 2) ñeå ñònh caáu hình cho maïch XS40 trong moät moâi tröôøng thieát keá. Thay ñoåi vò trí caùc jumper vôùi ñieàu kieän laø: Ñang söû duïng cheá ñoä maïch XS40 ñoäc laäp, noù khoâng lieân keát vôùi coång song song cuûa maùy tính Thieát laäp laïi taàn soá xung treân maïch XS40 Thöïc thi maõ cuûa boä vi ñieàu khieån töø ROM noäi thay vì SRAM ngoaïi treân maïch XS40. (Muoán söû duïng tính naêng ñaëc bieät naøy thì phaûi thay theá boä vi ñieàu khieån ROMLESS treân maïch XS40 vôùi moät loaïi ROM)
- Jumper Cheá ñoä Chöùc naêng J4 On Ñaët shunt neáu ñang download maïch XS40 (maëc hoaëc XSP thoâng qua coång song song ñònh) Off Thaùo boû shunt neáu maïch XS40 hoaëc XSP ñang ñöôïc ñònh daïng thoâng qua EEFROM noái tieáp treân maïch J6 On Ñaët shunt khi EEPROM noái tieáp treân maïch (U7) ñang ñöôïc laäp trình Off Thaùo boû shunt trong khi söû duïng maïch thoâng (maëc thöôøng ñònh) J7 1-2 (ext) Ñaët shunt vaøo chaân 1 vaø chaân 2 (ext) neáu (maëc chöông trình vi ñieàu khieån 8031 ñöôïc löu tröõ ñònh) trong SRAM ngoaïi 32KByte (U8) cuûa maïch XS40 2-3 (int) Ñaët shunt vaøo chaân 2 vaø chaân 3 (int) neáu chöông trình ñöôïc löu tröõ noäi boä trong vi ñieàu khieån J8 On Ñaët shunt treân maïch XS40 hoaëc XSP söû duïng loaïi XC4000XL 3.3V cuûa hoï FPGA Off Thaùo boû shunt treân maïch XS40 hoaëc XSP söû duïng loaïi XC4000E 5V cuûa hoï FPGA J10 On Ñaët shunt neáu maïch XS40 hoaëc XSP ñang ñöôïc ñònh daïng töø EEFROM noái tieáp treân maïch Off Thaùo boû shunt neáu maïch XS40 hoaëc XSP (maëc ñang ñöôïc download töø coång song song cuûa ñònh) maùy tính
- J11 On Ñaët shunt neáu maïch XS40 hoaëc XSP ñang (maëc ñöôïc download töø coång song song cuûa maùy ñònh) tính Off Thaùo boû shunt neáu maïch XS40 hoaëc XSP ñang ñöôïc ñònh daïng töø EEFROM noái tieáp treân maïch J12 1-2 (osc) Ñaët shunt vaøo chaân 1 vaø chaân 2 (osc) trong (maëc caùc thao taùc thoâng thöôøng khi boä dao ñoäng ñònh) ñang phaùt ra moät tín hieäu xung clk 2-3(set) Ñaët shunt vaøo chaân 2 vaø chaân 3 (set) khi taàn soá boä dao ñoäng ñang ñöôïc thieát laäp Baûng 2: Thieát laäp caùc jumper treân maïch XS40 vaø XSTEND III. Moái quan heä giöõa caùc linh kieän treân maïch XS40 Treân maïch XS40, vi ñieàu khieån vaø FPGA ñaõ ñöôïc keát noái vôùi nhau. Chuùng coù nhöõng giôùi haïn ñeå laøm cho chöông trình vi ñieàu khieån vaø phaàn cöùng FPGA töông taùc laãn nhau. Moät möùc cao seõ xeùt boä vi ñieàu khieån, SRAM vaø FPGA ñöôïc keát noái nhö theá naøo ñöôïc trình baøy nhö hình 4:
- Hình 4: Sô ñoà keát noái caùc thaønh phaàn treân maïch XS40 Ghi chuù: * = not conectted on XSP Board ** = applies to XS40 + Board Loái ra cuûa boä dao doäng laäp trình ñöôïc ñöa tröïc tieáp ñeán loái vaøo xung ñoàng boä cuûa FPGA. FPGA söû duïng xung naøy ñeå phaùt
- ra moät xung gôûi ñeán loái vaøo xung XTAL1 cuûa vi ñieàu khieån. Vi ñieàu khieån ña thaønh phaàn 8 bit thaáp cuûa moät ñòa chæ boä nhôù vôùi 8 bit döõ lieäu vaø caùc loái ra ñöôïc noái ñeán P0. Caû nhöõng ñöôøng döõ lieäu SRAM vaø FPGA ñeàu ñöôïc noái ñeán P0. SRAM söû duïng keát noái naøy ñeå chuyeån döõ lieäu ñeán vi ñieàu khieån vaø nhaän döõ lieäu töø vi ñieàu khieån. FPGA ñöôïc laäp trình ñeå choát ñòa chæ loái ra ôû P0 döôùi söï ñieàu khieån cuûa tín hieäu ALE vaø göûi caùc bit ñòa chæ ñaõ choát ñeán 8 ñöôøng ñòa chæ thaáp hôn cuûa SRAM. Trong khi ñoù, 8 bit ñòa chæ cao laø loái ra ôû P2 cuûa vi ñieàu khieån. Treân maïch XS40, SRAM 32Kbyte söû duïng 7 trong 8 bit ñòa chæ naøy trong khi SRAM 128Kbyte laáy caû 8 bit ñòa chæ. FPGA cuõng nhaän ñòa chæ 8 bit cao vaø giaûi maõ cuøng vôùi ñöôøng ñieàu khieån PSENB vaø Read/Write (chaân P3.6 cuûa P3) töø vi ñieàu khieån ñeå phaùt ra tín hieäu CBE vaø OBE cho pheùp SRAM vaø loái ra cuûa noù ñieàu khieån, hoaëc ñöa tín hieäu CBE hoaëc OBE leân cao ñeå voâ hieäu hoùa SRAM vaø ngaên caûn noù khoûi aûnh höôûng treân phaàn coøn laïi cuûa maïch XS40. Moät trong nhöõng loái ra cuûa FPGA ñieàu khieån chaân reset cuûa vi ñieàu khieån. Vi ñieàu khieån coù theå traùnh khoûi aûnh höôûng treân phaàn coøn laïi cuûa maïch baèng caùch cho chaân RST leân cao thoâng qua FPGA. (Khi RST hoaït ñoäng, caùc chaân cuûa vi ñieàu khieån ñöôïc keùo leân cao). Nhöõng chaân I/O ña naêng cuûa P1 vaø P3 cuûa vi ñieàu khieån noái ñeán FPGA vaø coù theå duøng chung I/O giöõa FPGA vaø vi ñieàu khieån. Theâm vaøo chaân I/O ña naêng ñoù, caùc chaân cuûa P3 cuõng coù nhöõng chöùc naêng rieâng nhö caùc maùy phaùt , maùy thu noái tieáp, caùc ñaàu vaøo ngaét, caùc ñaàu vaøo ñònh thôøi vaø caùc tín hieäu ñieàu khieån Read/Write cuûa SRAM ngoaïi. Neáu khoâng söû duïng haøm rieâng bieät thì ta coù theå duøng chaân keát hôïp cho I/O ña naêng giöõa vi ñieàu khieån vaø FPGA. Tuy nhieân, trong nhieàu tröôøng hôïp, ta seõ laäp
- trình cho FPGA ñeå söû duïng caùc chaân ñaëc bieät cuûa vi ñieàu khieån. (Ví duï: FPGA coù theå phaùt ra tín hieäu ngaét vi ñieàu khieån). Neáu muoán kích chaân ñaëc bieät töø moät maïch beân ngoaøi thì chaân I/O cuûa FPGA ñaõ noái vôùi noù phaûi ôû 3 traïng thaùi. Moät LED 7 ñoaïn noái tröïc tieáp ñeán FPGA. (Caùc chaân cuûa FPGA coù theå truyeàn ñeán moät monitor VGA). FPGA ñöôïc laäp trình ñeå vi ñieàu khieån coù theå ñieàu khieån LED 7 ñoaïn thoâng qua P1 hoaëc P3 hoaëc choát baûn ñoà boä nhôù cho LED trong boä nhôù cuûa vi ñieàu khieån. Maùy tính truyeàn caùc tín hieäu ñeán maïch XS40 thoâng qua 8 bit döõ lieäu ôû loái ra cuûa coång song song. FPGA ñaõ truy xuaát tröïc tieáp ñeán nhöõng tín hieäu naøy. Vi ñieàu khieån cuõng coù theå truy xuaát nhöõng tín hieäu naøy neáu FPGA ñöôïc laäp trình ñeå chuyeån chuùng ñeán vi ñieàu khieån thoâng qua caùc chaân I/O ña naêng. Maïch XS40 truyeàn ngöôïc laïi maùy tính thoâng qua coång song song. Caùc chaân traïng thaùi cuûa coång song song ñöôïc noái ñeán caùc chaân P1 vaø P3 cuûa vi ñieàu khieån. Hoaëc laø vi ñieàu khieån hoaëc laø FPGA kích caùc chaân traïng thaùi. Maùy tính coù theå ñoïc caùc chaân traïng thaùi ñeå tìm naïp döõ lieäu töø maïch XS40. FPGA cuõng truy xuaát ñeán caùc ñöôøng döõ lieäu vaø xung cuûa baøn phím hoaëc chuoät ñöôïc gaén vaøo coång PS/2 cuûa maïch
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1
7 p | 224 | 88
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 3
8 p | 4170 | 78
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6
10 p | 257 | 70
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 5
10 p | 188 | 63
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 13
6 p | 184 | 51
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 19
7 p | 165 | 50
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8
11 p | 181 | 50
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 4
7 p | 142 | 47
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 9
9 p | 131 | 41
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 10
9 p | 132 | 39
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 23
16 p | 137 | 39
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 14
10 p | 141 | 31
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 16
6 p | 140 | 31
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25
9 p | 155 | 30
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 22
10 p | 114 | 28
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 15
7 p | 120 | 25
-
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 21
9 p | 99 | 22
-
Bài giảng Thiết kế hệ thống vi xử lý: Chương 3 - Nguyễn Hồng Quang
16 p | 193 | 13
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn