Tóm tắt luận án Tiến sĩ Kỹ thuật: Nghiên cứu xây dựng mã sửa sai có ma trận kiểm tra mật độ thấp trong truyền dẫn số

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:24

Thêm vào BST

Báo xấu

26
lượt xem 3
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Luận án đi sâu nghiên cứu về mã sửa sai LDPC nhằm các mục tiêu sau: Nghiên cứu, xây dựng các ma trận sinh và ma trận kiểm tra của mã LDPC để tăng khả năng chống lỗi của mã; nghiên cứu và đề xuất các mô hình tích hợp mã LDPC, giải quyết các bài toán về độ phức tạp và khả năng chống lỗi của hệ thống.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Tóm tắt luận án Tiến sĩ Kỹ thuật: Nghiên cứu xây dựng mã sửa sai có ma trận kiểm tra mật độ thấp trong truyền dẫn số

MỞ ĐẦU Tính cấp thiết của đề tài: Mã hóa kênh có vai trò quan trọng trong việc truyền dẫn thông tin số. Mục đích của mã hóa kênh là nhằm tăng khả năng tái tạo dữ liệu bị can nhiễu ở phía đầu thu. Mã hóa kênh nói chung và mã hóa LDPC nói riêng cần giải quyết được ba vấn đề quan trọng là:  Làm thế nào để tối ưu thuật toán giải mã để tăng khả năng sửa lỗi của mã, hoặc giảm độ phức tạp của quá trình giải mã?  Làm thế nào để xây dựng được một bộ mã có khả năng sửa lỗi tốt nhất, với độ phức tạp của quá trình mã hóa, giải mã có thể chấp nhận được?  Làm thế nào để xây dựng, tối ưu hóa những mô hình tích hợp mã có khả năng chống lỗi tốt nhất mà độ phức tạp của hệ thống có thể chấp nhận được. Ngày nay, các dịch vụ trên mạng viễn thông gia tăng không ngừng trong khi nguồn tài nguyên của mạng viễn thông là hữu hạn. Vì vậy, việc khai thác nguồn tài nguyên của mạng viễn thông một cách hiệu quả là yêu cầu tiên quyết trong thiết kế hệ thống viễn thông số. Việc nghiên cứu giải quyết những vấn đề liên quan đến mã hóa kênh không chỉ là đáp ứng yêu cầu thực tiễn cấp thiết trong việc tăng thông lượng kênh truyền mà còn có ý nghĩa khoa học khi đưa ra những công cụ mô phỏng và tính toán hiện đại vào lĩnh vực tạo ra bộ mã hóa kênh tối ưu. Đề tài luận án: “Nghiên cứu xây dựng mã sửa sai có ma trận kiểm tra mật độ thấp trong truyền dẫn số” đi sâu nghiên cứu về mã sửa sai LDPC nhằm các mục tiêu sau:  Nghiên cứu, xây dựng các ma trận sinh và ma trận kiểm tra của mã LDPC để tăng khả năng chống lỗi của mã;  Nghiên cứu và đề xuất các mô hình tích hợp mã LDPC, giải quyết các bài toán về độ phức tạp và khả năng chống lỗi của hệ thống. Đối tượng nghiên cứu của đề tài:  Các kênh truyền dẫn có can nhiễu tạp âm phân bố AWGN, pha đinh Rayleigh;  Các hệ thống phân tập không gian, thời gian: V-BLAST, Alamouti;  Hệ thống Internet sử dụng giao thức ARQ và lai ghép H-ARQ;  Các mô hình hệ thống tích hợp mã URC, LDPC, ánh xạ. Phương pháp nghiên cứu: 1
Sử dụng phương pháp nghiên cứu so sánh, mô phỏng, so sánh thử nghiệm hoạt động của mã LDPC trong các kênh truyền dẫn bằng các chương trình mô phỏng viết trên ngôn ngữ C++. Cấu trúc của luận án gồm mở đầu, 3 chương và phụ lục: Chương 1: Mã sửa sai có ma trận kiểm tra mật độ thấp LDPC. Chương 2: Thiết kế ma trận sinh và ma trận kiểm tra của mã LDPC. Chương 3: Xây dựng các hệ thống tích hợp mã LDPC. CHƯƠNG 1: MÃ SỬA SAI CÓ MA TRẬN KIỂM TRA MẬT ĐỘ THẤP LDPC 1.1 Sự phát triển của mã sửa sai Năm 1948 Claude E.Shannon đã phát hành những công trình nghiên cứu về lý thuyết toán học trong công nghệ truyền thông. Trong các công trình này Shannon phát triển các mô hình thuật toán cho phép giải quyết các vấn đề cơ bản trong truyền dẫn tín hiệu. Hình 1.1: Mô hình hệ thống truyền tin số Nguồn tin là: nơi tạo ra tin M, với xác suất là fM (M = m). Entropy của M được xác định như sau: H (M )    f M (m). log 2 f M (m) (1.1) m Mã hóa Nguồn: Bộ mã hóa nguồn loại bỏ những thông tin dư thừa của chuỗi đầu vào. Mã hóa kênh: Bộ mã hóa kênh ghép thêm thông tin dư thừa vào chuỗi dữ liệu đầu vào. Mục đích của việc ghép thêm thông tin dư thừa vào nhằm tăng khả năng tái tạo lại dữ liệu bị can nhiễu ở phía đầu thu. Kênh: Hàm xác suất truyền dẫn của kênh được định nghĩa là fY/X(Y/X). Trong đó kênh truyền dẫn là kênh không nhớ. Có hai dòng mã sửa sai chính đó là mã chập và mã khối. Những năm gần đây, do sự phát triển của công nghệ tính toán đã hỗ trợ rất nhiều cho các bộ mã hóa khối yêu cầu khối lượng tính toán cao nên 2
với ưu điểm khả năng chống và sửa lỗi tốt hơn, các bộ mã hóa khối đã được sử dụng nhiều hơn trong thực tế. Trong thời gian gần đây hai loại mã hóa chính được quan tâm và phát triển là mã Turbo và mã LDPC. Mackay và Neal thực nghiệm với mã LDPC có từ mã lớn và đã chứng minh rằng các mã LDPC có khả năng sửa lỗi cao hơn so với các mã Turbo, khi truyền dẫn qua các kênh truyền có phân bố tạp âm trắng kiểu Gauss AWGN (Additive White Gaussian Noise). So sánh với mã Turbo, mã LDPC có lợi thế không bị ảnh hưởng của hiện tượng sàn lỗi (Error Floor), hiện tượng này làm tỉ lệ lỗi bít phía đầu ra (BER) không thể giảm xuống giá trị cực nhỏ mặc dù tỉ số E b/N0 được tăng lên khá nhiều. Độ phức tạp tính toán của mã Turbo cao hơn so với LDPC khi độ dài từ mã tăng lên. So sánh với các dòng mã tiên tiến khác như mã Turbo ta thấy độ phức tạp của mã LDPC không lớn nên có thể áp dụng cho các thiết bị truyền hình dân dụng như các đầu thu số vệ tinh tiêu chuẩn DVB-S2 (Digital Video Broadcasting-Satellite 2). 1.2 Tổng quan mã LDPC Mã LDPC thuộc họ mã khối, quan hệ giữa ma trận sinh G và ma trận kiểm tra H được biểu diễn bằng phương trình sau: H MxN .G TNxK  0 MxK (1.2) Trong đó N là số bít mã, K là số bít thông tin và M=(N-K) là số bít kiểm tra trong một từ mã. Giả sử một chuỗi bít thông tin S1xK ở đầu vào bộ mã hóa LDPC, có kích thước là K bít. Ở đầu ra bộ mã hóa LDPC nhận được một từ mã C1xN, có độ dài từ mã là N bít mã. Quá trình mã hóa chuỗi bít thông tin đầu vào S1xK được thực hiện bằng cách nhân véc tơ chuỗi bít này với ma trận sinh GKxN của bộ mã LDPC. Quá trình này được tiến hành như sau: C1xN= S1xK.GKxN (1.3) Tính hợp lệ của một từ mã được kiểm tra bằng phương trình kiểm tra từ mã sau: Syndrome1xM  C1xN .HTNxM (1.4) Nếu từ mã này là từ mã hợp lệ, thì véc tơ Syndrome là một véc tơ 0. Trường hợp từ mã không hợp lệ véc tơ Syndrome là một véc tơ khác 0. Quá trình tính toán ma trận sinh từ ma trận kiểm tra được tiến hành như sau. Giả sử: C1xN được tính theo (1.3) là từ của một mã LDPC chứa véc tơ chuỗi bít thông tin S ở phần cuối của từ mã này và phần đầu từ mã là véc tơ P chứa các bít kiểm tra. 3
Từ mã C có thể viết lại dưới dạng sau: C1xN  (P1xM S1xK ) (1.5) Ma trận kiểm tra HMxN có thể viết lại dưới dạng hai ma trận liền kề (AMxM|BMxK), trong đó ma trận thành phần A là ma trận độc lập tuyến tính. Từ phương trình kiểm tra tính hợp lệ của từ mã (1.2), ta có thể viết lại như sau: C.H T  C.(A B) T  P.A T  S.B T  0 (1.6) Ma trận A là độc lập tuyến tính, cho nên ta có thể tính được ma trận đảo (AT)-1. Từ phương trình (1.6) suy ra: P  S.( BT .( AT ) 1 ) (1.7) Từ phương trình (1.7), ta có thể suy ra ma trận sinh của mã LDPC như sau: G KxN  [(BT .(A T ) 1 ) KxM | I KxK (1.8) Tuy nhiên để tìm được một ma trận A có thể nghịch đảo được, tồn tại trong ma trận kiểm tra H, ta phải thực hiện hoán vị các cột của ma trận H và kiểm tra tính độc lập tuyến tính của ma trận A bằng phương pháp toán học Gauss. Sau khi thực hiện hoán vị các cột của ma trận H được ma trận A là độc lập tuyến tính, ma trận H trở thành ma trận kiểm tra mới Hr. Như vậy ma trận sinh của mã LDPC là ma trận sinh G được tính từ ma trận hoán vị Hr và phương trình kiểm tra từ mã hợp lệ phải dựa trên hai ma trận mới này. Thông thường việc tính toán ma trận sinh G của mã LDPC từ ma trận kiểm tra Hr là phức tạp, vì cần kiểm tra tính độc lập tuyến tính của các cột nhiều lần (sau mỗi lần hoán vị) và chiếm nhiều phép tính cho quá trình tính toán ma trận đảo. 1.3 Các phương pháp giải mã LDPC Có hai phương pháp giải mã của LDPC: giải mã theo xác suất (Probability Decoding) hay còn gọi là giải mã bằng thuật toán truyền bá độ tin cậy BPA (Belief Propagation Algorithm) hoặc giải mã bằng thuật toán tích-tổng (Sum-Product Algorithm). Thuật toán này được đề xuất trong các tài liệu nghiên cứu của Gallager. Phương pháp giải mã thứ hai dựa trên thuật toán trao đổi thông tin MPA (Message Passing Algorithm) giữa các nút kiểm tra (Check Nodes) và nút biến số (Variable Nodes), trong ma trận kiểm tra của mã LDPC. Các thuật toán giải mã này ước lượng thông tin hậu nghiệm đầu ra bộ giải mã dựa trên các thông tin tiền nghiệm đầu vào 4
của chuỗi bít mã thu được, phần thông tin của chuỗi bít được tạo ra từ bên trong bộ giải mã và thông tin của kênh truyền dẫn (Channel Information)2. Nhận xét: Mã LDPC có khả năng sửa lỗi tốt, sàn lỗi hầu như không có và độ phức tạp tương đối nhỏ so với Turbo khi sử dụng từ mã ngắn, có thể khẳng định rằng mã LDPC hoàn toàn phù hợp với thiết kế chip, RAM của các thiết bị mã hóa và giải mã trong truyền hình. Mã LDPC đã và đang được phổ biến rộng rãi trong hệ thống tiêu chuẩn truyền hình số mặt đất DVB - T2, DVC-2 và truyền hình số qua vệ tinh DVB-S2. Trong các chương tiếp theo, luận án sẽ đề xuất thiết kế và mô phỏng mô hình mã LDPC mới, phân tích, đánh giá, so sánh, với các mô hình lai ghép H-ARQ với mã LDPC, V-BLAST sử dụng mã LDPC nhằm cải thiện khả năng sửa lỗi của mã LDPC và giảm độ phức tạp của hệ thống lai ghép với mã LDPC, giúp đưa hệ thống lai ghép mã LDPC có khả năng áp dụng vào thực tế trong các hệ thống thu phát truyền hình số, nhất là các bộ máy phát, đầu thu settopbox. CHƯƠNG 2: THIẾT KẾ MA TRẬN SINH VÀ MA TRẬN KIỂM TRA CỦA MÃ LDPC 2.1 Xây dựng các hàm phân bố Trong chương này các ma trận sinh và ma trận kiểm tra của mã LDPC sẽ được thiết kế bằng các hàm phân bố mật độ rời rạc dừng , mục đích của thiết kế này nhằm cải thiện khả năng sửa lỗi của mã LDPC tại dải giá trị C/N thấp. Ma trận kiểm tra H của mã LDPC được thiết kế dựa trên các hàm phân bố mật độ cho nút thông tin và nút kiểm tra trong ma trận kiểm tra. Ma trận sinh G của mã LDPC được tính toán từ ma trận kiểm tra PCM H bằng phương pháp thuật toán rút gọn Gauss. Trong chương này, luận án đi sâu vào việc phân tích và thiết kế ma trận sinh G và ma trận kiểm tra H của mã LDPC theo quan hệ đã được đề cập: G k x n  I kxk A kxm ;  H m x n  A Tmxk I'mxm ;  G kxn .H mxn  0 kxm (2.1) Trong đó k, n, m lần lượt là số bít thông tin, độ dài từ mã và số bít kiểm tra trong một từ mã LDPC; Ikxk, I'mxm là các ma trận đơn vị có kích thước là (kxk) và (mxm). Khả năng sửa lỗi của mã LDPC được thiết kế theo phương pháp này phụ thuộc hoàn toàn vào cấu trúc ma trận Akxm. Để 2 Thông tin a posteriori của chuỗi bít đầu ra bộ giải mã là tổng thông tin của kênh truyền, thông tin a priori đầu vào của chuỗi bít và thông tin của chuỗi bít Extrinsic được tính toán bên trong bộ giải mã. 5
các cột trong ma trận Akxm có khoảng cách trung bình là lớn, thì hàm phân bố mật độ của các cột thuộc ma trận này phải là một hàm phân bố rời rạc. Các cột của ma trận này tương ứng với các bít mã kiểm tra trong từ mã LDPC, vì vậy chúng không những cần chứa đầy đủ thông tin kiểm tra các bít thông tin của từ mã, mà còn phải thỏa mãn tính rời rạc, không lặp lại giữa chúng. Để làm được điều này luận án đã đưa ra khái niệm hàm phân bố chuẩn rời rạc giới hạn đối với các cột của ma trận thành phần Akxm của ma trận sinh G và hàm phân bố tương đối đều cho các hàm của ma trận này. 2.1.1. Xây dựng hàm phân bố cho ma trận thành phần Trong phần thiết kế này, tác giả tạo ra ma trận thành phần Akxm của ma trận sinh không chứa các cột có hàm trọng là 1 để tránh hiện tượng không độc lập tuyến tính giữa các cột của ma trận sinh hay tăng khả năng chứa các thông tin của các bít nguồn trong các bít mã LDPC, thiết kế các cột ma trận thành phần của ma trận sinh không chứa các cột có hàm trọng bằng 1 (do mã LDPC là mã hệ thống, nên ma trận sinh đã chứa ma trận đơn vị thành phần có hàm trọng của các cột bằng 1). Giả sử ma trận thành phần A- kxm có số hàng là K tương ứng với K bit thông tin, được thiết kế với các cột có hàm trọng bé nhất bằng 2, ta có thể nhận thấy xác suất để toàn bộ các cột của ma trận thành phần không trùng lặp nhau được tính bằng (1-21- K ).(1-22-K)... (1-1/8).(1/4). Với K tương đối lớn xác suất này trở nên cực nhỏ, cụ thể với K >10, giá trị xác suất này vào khoảng 0,125. Xác suất để các cột của ma trận thành phần không trùng lặp được tạo ra bằng (1-), trong đó  là xác suất các cột của ma trận thành phần được tạo ra là trùng lặp nhau và xác suất này được giới hạn bởi giá trị (K) ≤21-K, với điều kiện K >1. Khi tăng hàm trọng của các cột ma trận thành phần lên, thì xác suất trùng lặp cũng tăng cao, hay nói cách khác xác suất các hàng của ma trận không trùng lặp là giảm. Để tăng được hàm trọng các cột của ma trận Akxm, mà hạn chế sự suy giảm xác suất các cột của ma trận thành phần được tạo ra độc lập tuyến tính với nhau, ta thực hiện hàm phân bố xác suất cho các cột có hàm trọng bé nhất bằng 2 bằng giá trị (2) sau: 1  (2)  ; K 1  (i)  với i = 3, 4, ..., K (2.2) i. (i  1) Như vậy giá trị hàm trọng trung bình các cột của ma trận Akxm lúc này bằng lnK. Tuy nhiên, việc phân bố xác suất tạo ra các cột có hàm trọng nhỏ nhất bằng hai phải đảm bảo mối liên kết giữa các cột có hàm trọng này 6
và các cột có hàm trọng cao hơn, đồng thời cũng đảm bảo tính trùng lặp giống nhau giữa các cột có hàm trọng tương ứng. Để đảm bảo lượng thông tin của các bít nguồn có trong bít mã là lớn nhất thì số lượng các cột có hàm trọng bé nhất, cụ thể ở đây là bằng 2 phải bằng S  c. ln( K /  ) K ) . Trong đó: c là một số dương rất nhỏ và bé hơn 1,  là xác suất đã đề cập ở trên, K là số bít nguồn thông tin. Để phân bố có giới hạn hàm trọng là dừng, chúng ta sử dụng một hàm phân bố chặn trên được xác định như sau:  S 1 2.K  Voi i  2,..., 1 K i S    (i )   S S 2.K (2.3)  K log(  ) Voi i  S    2.K  0 Voi i  S 2.K Trong đó giá trị ( ) đảm bảo mỗi bít mã được tạo ra từ ít nhất hai bít S nguồn thông tin ngẫu nhiên, hay hàm trọng bé nhất của các cột trong ma trận thành phần Akxm bằng 2. Tổng hợp tất cả phân bố trên ta được phân bố rời rạc chuẩn có giới hạn trên cho các hàm trọng của ma trận thành phần Akxm, hay nói cách khác là phân bố chuẩn rời rạc giới hạn trên cho các bậc của các bít kiểm tra như sau:  (i)   (i) (2.4)  (d )  Z Trong đó, [Z= i(i) + (i)] là thành phần chuẩn hóa để đảm bảo phân bố tổng (i) luôn nhỏ hơn hoặc bằng 1. Khi tăng hàm trọng tối thiểu các cột của ma trận thành phần Akxm lên lớn hơn 2, ta nhận thấy xác suất để các cột của ma trận không trùng lặp nhau, hay xác suất để lượng thông tin trong các bít kiểm tra là lớn nhất bị giảm đi rõ rệt. Mặt khác, giá trị trung bình hàm trọng các cột của ma trận này cũng tăng lên, vì vậy giá trị trung bình bậc các bít kiểm tra sẽ tăng lên và điều này sẽ làm số lượng phép tính giải mã của mã LDPC tăng tỉ lệ với hàm trọng cực tiểu của ma trận Akxm. Trong trường hợp tổng quát, nếu chúng ta thiết kế hàm trọng bé nhất của các cột ma trận thành phần là t, có thể viết lại hàm phân bố chuẩn rời rạc có giới hạn cho các cột của ma trận Akxm thuộc ma trận sinh của mã LDPC như sau: 7
    1 S t t  1  S 1 i S  S 1  S K .t  ( x)  1  .x     . .x  .ln  .x (2.5) Z  K i  2.t ,...,( K .t 1) Z  i i.(  1) K i  Z .K   K (  1)  S  t   S  Trong đó t là số nguyên dương, K là số bít thông tin có trong từ mã,  K  (0    1), S  c. K ln( ) và Z là phân số chuẩn hóa đảm bảo tổng xác suất    của hàm phân bố luôn bằng 1. Hàm phân bố trong phương trình (2.5) có bậc lớn nhất của cột là ( K .t ) để đảm bảo mỗi bít thông tin được kiểm tra ít S nhất bằng t các bít kiểm tra, mà vẫn đảm bảo khoảng cách cực tiểu của các cột trong ma trận sinh thành phần là lớn nhất. 2.1.2 Xây dựng hàm phân bố cho các bit thông tin Thông thường các hàm tạo chuỗi số nguyên ngẫu nhiên được biểu diễn bằng công thức sau: I j 1  (a.I j  C ) mod M (2.6) Trong đó M là số cơ số của hàm cộng mudulo được sử dụng, a và c là các số nguyên được gọi là số nhân và số tăng tương ứng. Để đạt được hàm phân bố mật độ đồng đều đối với các bít thông tin, dưới đây ta áp dụng hai phương pháp tạo chuỗi ngẫu nhiên. Phương pháp thứ nhất là tạo một số nguyên ngẫu nhiên từ phép dịch tổng hai số nguyên bất kỳ trong chuỗi nguyên sau khi đã lấy mudulo 2b, trong đó 2b tương ứng với số phần tử nhớ của thanh ghi dịch. Hàm tạo chuỗi nguyên bằng phương pháp thứ nhất được xác định như sau: I n  [( I n j  I nk ) mod 2b] rot r (2.7) Trong đó, rot là ký hiệu của hàm quay (hay hàm dịch). Các bít đại diện cho các số nguyên [(In-j + In-k) mod 2b] được dịch quay vòng r các vị trí bít. Phương pháp thứ hai là phương pháp dịch trước các bít đại diện cho số nguyên In-j và In-k đi tương ứng r1 và r2 vị trí, trước khi thực hiện cộng mudulo 2. Hàm tạo chuỗi theo phương pháp thứ hai được xác định như sau: I n  [(I n j rot r1  I nk rot r2 )] mod 2b (2.8) Hai phương trình tạo chuỗi ngẫu nhiên trên được áp dụng cùng với điều kiện của bậc các bít thông tin như sau: dm  Dm (2.9) 8
1 r Dm  [ (d c  1)] r Trong đó dm là bậc của các bít thông tin, D m là bậc trung bình của các bít thông tin và dc là bậc trung bình của các bít kiểm tra thuộc từ mã LDPC. Hình 2.2 là đồ thị Histogram phân bố mật độ bậc của các bít thông tin sử dụng các phương pháp tạo chuỗi nguyên ngẫu nhiên khác nhau. Như có thể nhận thấy trong hình 2.2, chuỗi số nguyên được tạo ra bằng hàm ngẫu nhiên trong ngôn ngữ lập trình C có phân bố rải rác từ 1 đến 12, trong khi đó chuỗi số nguyên được tạo ra bằng hai phương pháp dịch bít có phân bố trong khoảng hẹp hơn từ 2 đến 6. Khi áp dụng hai phương pháp dịch bít nói trên với điều kiện đối với bậc của các bít thông tin thỏa mãn phương trình(2.9), thì kết quả chuỗi số nguyên đầu ra có phân bố tập trung quanh giá trị 4. Điều đó có nghĩa là việc sử dụng hai phương pháp dịch bít phối hợp với điều kiện trong phương trình (2.9) cho phép tạo ra hàm phân bố mật độ đồng đều cho các bít thông tin trong từ mã LDPC. Hay nói cách khác, việc sử dụng hai phương pháp này đem lại phân bố hàm trọng đồng đều cho các hàng trong ma trận sinh thành phần. Hình 2.2: Phân bố mật độ cho các bít thông tin 9
2.2 Mô phỏng, đánh giá mã LDPC được thiết kế Bảng 2.1: Các thông số mô phỏng mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) và thông số t = 2 Kênh tạp nhiễu AWGN Các thông số trong Phương trình (2.5)  = 0.5, c=0, t=2 Tổng số bít thông tin 106 bít Tỉ lệ mã 1/3 Kiểu điều chế QPSK Số lần lặp giải mã 0,2,4,6 Mã LDPC sử dụng hàm phân bố bậc các bít thông tin Ký hiệu là trong phương trình (2.6) LDPC loại I Mã LDPC sử dụng hàm phân bố bậc các bít thông tin Ký hiệu là trong phương trình (2.6) và (2.7) LDPC loại II Mã LDPC sử dụng hàm phân bố bậc các bít thông tin Ký hiệu là trong phương trình (2.6), (2.7) cùng với điều kiện bậc LDPC loại III trung bình của các bít thông tin trong p.trình (2.9) Hình 2.3: Mô phỏng khả năng sửa lỗi khác nhau của mã LDPC (1200, 1800), sử dụng cùng hàm phân bố mật độ đối với các bít kiểm tra cho trong phương trình (2.5) và sử dụng các hàm phân bố mật độ khác nhau cho các bít thông tin trong từ mã LDPC. Hình 2.3 là kết quả mô phỏng khả năng sửa lỗi khác nhau của mã LDPC (1200, 1800) sử dụng cùng hàm phân bố mật độ cho các bít kiểm 10
tra cho trong phương trình (2.5) và các hàm phân bố mật độ cho các bít thông tin khác nhau ở trên. Các thông số của mã LDPC cho trong phương trình (2.5) là: =0,5; c =0.1; t=2. Có thể thấy khả năng sửa lỗi của mã LDPC (1200, 1800), khi sử dụng bộ tạo chuỗi nguyên ngẫu nhiên bằng phương pháp dịch bít kết hợp với điều kiện đối với bậc của các bít thông tin trong phương trình (2.9), tốt hơn hẳn so với các phương pháp khác. Như vậy mã LDPC có hàm phân bố mật độ cho các bít thông tin sử dụng phương pháp tạo chuỗi số nguyên được thiết kế như đã trình bầy trong mục này, có khả năng sửa lỗi tốt hơn nhiều so với các phương pháp thông thường khác. Khả năng sửa lỗi của mã LDPC (1200,3600) có hàm phân bố mật độ cho trong phương trình (2.5) và t>1, phụ thuộc vào số lần lặp giải mã. Bảng 2.2: Thông số mã LDPC được sử dụng trong mô phỏng Các thông số trong Phương trình (2.5)  = 0.5, c=0.1 Tổng số bít thông tin 1200.1000 bít Mã LDPC (1200,2400) và LDPC (1200,3600) có t =2 Mã LDPC (1200,1800) có t =3 Tỷ lệ mã LDPC tương ứng 1/3, 1/2, 2/3 Số lần lặp cực đại 20 Kiểu điều chế QPSK Kênh truyền AWGN, fading Rayleigh không tương quan Ví dụ giữa số lần lặp giải mã là 4 và 6, khoảng cách giữa hai giá trị tỉ số Eb/N0 yêu cầu để đạt được giá trị BER ở đầu ra
Hình 2.4: Mã LDPC (1200,3600) có hàm phân bố mật độ cho trong phương trình (2.5) và t = 2 Hình 2.5: Mô phỏng khả năng sửa lỗi của mã LDPC khi tăng kích thước ma trận sinh và ma trận kiểm tra lên 10 lần Phân tích khả năng sửa lỗi của mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) với các thông số t >1 và các tỉ lệ mã khác nhau cho trong bảng 2.2. Hình 2.6 là mô phỏng so sánh khả năng sửa lỗi của các mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) và mã LDPC có hàm phân bố mật độ của ma trận sinh là đồng đều. 12
Hình 2.6: So sánh khả năng sửa lỗi của các mã khi truyền qua kênh AWGN, sử dụng kiểu điều chế QPSK Hình 2.7: So sánh khả năng sửa lỗi của các mã khi truyền qua kênh Rayleigh không tương quan, sử dụng kiểu điều chế QPSK Qua quan sát kết quả mô phỏng trong hình 2.6, với kênh truyền chịu tác động tạp nhiễu AWGN, sử dụng kiểu điều chế QPSK ta có thể rút ra nhận xét: Các mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) có đường cong đồ thị quan hệ BER và Eb/N0 là đường cong liền nét như trong hình vẽ 2.6, đạt giá trị tỉ lệ lỗi bít BER
Nói cách khác mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) có khả năng sửa lỗi tốt hơn so với mã LDPC có hàm phân bố mật độ đồng đều, khi truyền trong kênh có tạp nhiễu AWGN. Tương tự như vậy đối với kênh tạp nhiễu pha đinh Rayleigh không tương quan, các mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) đạt cùng giá trị BER
truyền dẫn thẳng giữa máy phát và thu khác nhau, nhờ đó máy thu có thể thu được nhiều bản sao của symbol dữ liệu bị can nhiễu pha đinh bởi kênh truyền khác nhau. Vì vậy độ tin cậy thu tăng lên.  Nếu độ tăng ích phân tập là d có nghĩa là trong khoảng tỉ số S/N cao, xác suất lỗi suy giảm với tốc độ 1 d so với tốc độ suy giảm 1 của hệ (S / N ) (S / N ) thống đơn máy thu - phát SISO.  Độ tăng ích phân tập cực đại dmax là số các đường tín hiệu độc lập tuyến tính tồn tại giữa máy phát và máy thu.  Một hệ thống (MR, MT) sẽ có tổng số đường truyền dẫn từ máy thu đến máy phát là MR.MT, với điều kiện: 1 ≤ d ≤ dmax = MR.MT (3.1)  Một hệ thống có độ tăng ích phân tập càng lớn thì xác suất lỗi Pe càng nhỏ. 3.1.1.2 Mô hình hệ thống ghép kênh theo thời gian Giả sử các kênh truyền đơn của hệ thống MIMO MT, MR tạo ra m =min(MT, MR) kênh truyền dẫn độc lập tuyến tính SISO giữa máy phát và máy thu. Chúng ta có thể truyền một lượng m symbols dữ liệu khác nhau tại bất cứ thời điểm nào. Hệ thống V-BLAST là một mô hình cụ thể của hệ thống đa đầu vào ra (MIMO) bao gồm nhiều bộ thu phát có ăng ten riêng biệt được thiết kế trên các lớp khác nhau trong cùng một hệ thống truyền dẫn. Mục đích của hệ thống V-BLAST nhằm tăng khả năng thông lượng kênh truyền bằng cách phân chia dòng dữ liệu đầu vào hệ thống thành M dòng dữ liệu thứ cấp và mỗi dòng dữ liệu này được mã hóa thành các symbol, sau đó các symbol này được truyền đến các máy phát tương ứng. 3.1.2 Hệ thống thông tin hỏi đáp ARQ Trong giao thức mạng ARQ, nguồn tín hiệu được chia thành nhiều gói dữ liệu, mỗi gói dữ liệu chứa thông tin phần đầu H. Các gói dữ liệu thu được ở phía thu sẽ được kiểm tra bằng mô hình kiểm tra mã dư thừa có chu kỳ CRC (Cyclic Redundancy Checking), để phát hiện các lỗi trong gói thu được. Khi máy thu phát hiện lỗi, nó sẽ gửi tín hiệu qua kênh hồi tiếp đến máy phát để yêu cầu máy phát phát lại gói bị lỗi. Có ba mô hình ARQ cơ bản sử dụng các giao thức khác nhau, đó là: Dừng và Chờ, Quay lại N bước và Giao thức lặp có lựa chọn . 15
3.2 Hệ thống V-BLAST tích hợp mã LDPC Mô hình hệ thống tích hợp V-BLAST và mã LDPC được thể hiện trong hình 3.1. Tại phía phát, các bít thông tin được mã hóa bằng mã LDPC thiết kế trong chương 2, sau đó được ánh xạ thành các symbol QPSK tại bộ điều chế sử dụng chế ánh xạ phân đoạn. Các symbol này sau đó được mã hóa bằng bộ mã hóa V-BLAST và truyền dẫn bằng 4 ăng ten qua kênh tạp nhiễu Rayleigh băng hẹp có tương tác và tần số Doppler chuẩn hóa bằng 0,01. Tại phía máy thu, các tín hiệu thu được giải mã bằng bộ giải mã V-BLAST. Đầu ra bộ giải mã V-BLAST được chuyển sang bộ giải điều chế QPSK, bộ này đồng thời nhận thông tin tiền nghiệm từ bộ giải mã LDPC. Các giá trị LLRs tại đầu ra bộ giải điều chế QPSK sau đó được chuyển tới bộ giải mã LDPC và được coi là thông tin tiền nghiệm. Hình 3.1: Mô hình tích hợp mã LDPC và hệ thống V-BLAST Quá trình giải mã LDPC được hỗ trợ bởi khối kiểm tra từ mã hợp lệ như hình 3.1. Các giá trị LLRs đầu ra của bộ giải mã LDPC tương ứng với các giá trị thông tin đầu ra hậu nghiệm LLRs, khi và chỉ khi bộ kiểm tra từ mã đúng của bộ giải mã LDPC xác định từ mã C là hợp lệ bằng phương trình kiểm tra mối quan hệ [S = C.HT =0]. Tuy nhiên, nếu giá trị S≠0, thì các LLRs đầu ra của bộ giải mã LDPC không còn tiếp tục được coi là thông tin hậu nghiệm LLRs nữa. Thay vào đó, chúng đóng vai trò là thông tin ngoại lai, được tính toán bằng hiệu giữa thông tin đầu ra hậu nghiệm và thông tin đầu vào tiền nghiệm. Như trong hình 3.1, các giá trị LLRs đầu ra bộ giải mã LDPC được hồi tiếp về đầu vào bộ giải điều chế QPSK và được coi là thông tin tiền nghiệm LLRs. Quá trình giải mã được thực hiện bằng cách lắp hồi tiếp liên tục các thông tin ngoại lai giữa hai bộ giải mã LDPC và bộ giải điều chế QPSK, cho đến khi tất cả từ mã 16
LDPC thu được là hợp lệ hoặc số lần lặp đạt giá trị cực đại đã được xác định từ trước. Trong lần lặp cuối cùng, các giá trị LLRs ở đầu ra bộ giải mã LDPC được truyền đến khối quyết định cứng để khôi phục lại các bít thông tin ban đầu. Mô hình tích hợp mã kênh khác và hệ thống V-BLAST này là mô hình tích hợp mã chập đệ quy RSC được sử dụng làm mã ngoài và mã có tỉ lệ mã bằng một URC đóng vai trò là mã trong. Lợi ích của việc sử dụng mã RSC tích hợp với mã URC là đáp ứng xung của hệ thống có một phần tử nhớ vô hạn, nó sẽ hỗ trợ hệ thống khai thác một cách hiệu quả các thông tin ngoại lai, thậm chí khi sử dụng hệ thống tráo có thời gian trễ cực ngắn. Trong hệ thống này, các bít thông tin ban đầu được mã bằng bộ mã hóa xoắn và bộ mã hóa URC, trước khi được ánh xạ bằng bộ điều chế QPSK bằng phương pháp phân bố Gray và cuối cùng được phát đi bằng hệ thống V-BLAST như trong sơ đồ tích hợp với mã LDPC hình 3.1. Máy thu của hệ thống này thực hiện quá trình giải mã lặp giữa bộ giải mã RSC và bộ giải mã URC. Trong sơ đồ hệ thống tích hợp mã LDPC và V-BLAST hình 3.1, bộ mã hóa LDPC đóng vai trò bộ mã ngoài và bộ điều chế QPSK với phân bố theo kiểu phân đoạn đóng vai trò bộ mã trong. Quá trình giải mã lặp được thực hiện bằng cách trao đổi thông tin ngoại lai LLRs giữa bộ giải mã LDPC và bộ giải điều chế tại máy thu. Hình 3.2 là các đồ thị quan hệ BER và Eb/N0 của hệ thống V-BLAST tích hợp mã LDPC và hệ thống tích hợp mã RSC-URC, khi độ dài tráo bằng L = 2.400 bít và L = 24.000 bít. Khi sử dụng độ dài tráo L = 2.400 bít, hệ thống V-BLAST tích hợp mã LDPC đạt tỉ số BER ≤ 10-6 tại Eb/N0 = 6,5dB, trong khi đó hệ thống V-BLAST tích hợp mã RSC-URC yêu cầu tỉ số Eb/N0 hơn 11 dB để đạt được cùng tỉ số lỗi bít BER. Khi tăng độ dài tráo lên 24.000 bít, như quan sát trong hình 3.2, đường cong quan hệ tỉ lệ lỗi bít BER và Eb/N0 cả hệ thống V-BLAST tích hợp mã RSC - URC được cải thiện nhiều hơn so với hệ thống V-BLAST tích hợp mã LDPC, tuy nhiên hệ thống V-BLAST tích hợp mã RSC-URC vẫn đòi hỏi tỉ số Eb/N0 cao hơn 5 dB để đạt được tỉ số lỗi bít BER đầu ra ≤ 10-6. Trong khi đó, hệ thống V-BLAST tích hợp mã LDPC chỉ yêu cầu tỉ số Eb/N0 = 4,5dB để đạt được cùng tỉ lệ lỗi bít trên. Sự khác nhau về độ phức tạp của hai hệ thống này chủ yếu là do hai bộ giải mã LDPC và bộ giải mã RSC-URC. Hệ thống tích hợp mã LDPC được thiết kế trong chương 2 tốt hơn hẳn hệ thống tích hợp mã RSC-URC đã được biết đến. Cụ thể, với độ dài tráo ngắn L =2.400 bít hệ thống tích hợp LDPC lợi hơn 5 dB so với các hệ thống tích hợp mã RSC-URC với L 17
= 24.000 bít độ tăng ích này vào khoảng 0,5dB. Khi truyền dẫn tín hiệu qua kênh can nhiễu tương quan MIMO sử dụng các thông số trong bảng 3.1, độ phức tạp của hệ thống V-BLAST tích hợp mã LDPC cao hơn 2.88 lần độ phức tạp của hệ thống B-BLAST tích hợp RSC-URC. Hình 3.2: Mô phỏng quan hệ BER và Eb/N0 của các hệ thống V- VLAST tích hợp các mã kênh khác nhau. Tiếp theo, luận án thiết kế một hệ thống thông tin Lai ghép - Tự động yêu cầu phát lại, gọi tắt là H-ARQ (Hybrid-Automatic Repeat reQuest) tích hợp với mã LDPC được đề xuất và thiết kế trong chương 2. 3.3 Hệ thống H-ARQ tích hợp mã LDPC Có hai loại mô hình H-ARQ cơ bản: mô hình H-ARQ loại I và mô hình H-ARQ loại I. Máy phát của mô hình H-ARQ loại I phát lại cả phần thông tin và phần thông tin dư thừa để sửa lỗi của các gói dữ liệu bộ lỗi, khi máy phát nhận được thông tin yêu cầu phát lại từ máy thu ngoại vi. Thông thường, việc phát lại cả phần bít thông tin và bít kiểm tra sẽ gây ra sự suy giảm hiệu quả thông lượng truyền dẫn. Do đó, hệ thống H-ARQ loại I thường được thay thế bằng hệ thống H-ARQ loại II. Trong hệ thống H-ARQ loại II, phần thông tin và phần kiểm tra được phát đi lần thứ nhất. Tuy nhiên, trong lần thứ hai truyền dẫn chỉ có phần bít kiểm tra được truyền thêm. Máy thu sẽ sử dụng phần kiểm tra trong tất cả các quá trình truyền dẫn để sửa lỗi thông tin thu được. Hệ thống H-ARQ có thể kết hợp được cả kỹ thuật phát lại và các thuật toán sửa lỗi hay phát hiện lỗi nhằm mục đích tăng hiệu quả hoạt động của các hệ thống thông tin vô tuyến trong các kênh truyền bị ảnh hưởng tạp 18
nhiễu. Để đạt được giá trị BER thấp, các hệ thống H-ARQ có sự trợ giúp của kỹ thuật điều chế. Quá trình giải mã lặp được thực hiện bằng cách trao đổi thông tin giữa bộ giải mã FEC và bộ giải ánh xạ bít sang symbol của bộ giải điều chế. Các bộ mã LDPC của chương 2 đã tăng đáng kể khả năng sửa lỗi cho quá trình truyền dẫn qua cả kênh nhiễu và pha đinh. Mô hình được đề xuất và thiết kế sau đây sẽ có khả năng sửa lỗi tốt hơn các mô hình H-ARQ tích hợp mã sửa sai khác đã được thực hiện. Trong hệ thống H-ARQ loại II nguyên bản, máy phát thực hiện quá trình phát lại bằng cách loại bỏ một số bít trong phần kiểm tra và sau đó từ từ phát lại các mẫu thông tin kiểm tra nhỏ, bất cứ khi nào máy phát nhận được yêu cầu gửi thêm thông tin dư thừa kiểm tra từ máy thu. Máy thu sau đó sẽ sử dụng cả phần thông tin kiểm tra đã thu được trước đó và phần thông tin kiểm tra hiện tại để tiếp tục lại quá trình giải mã, để có cơ hội giải khôi phục thành công dữ liệu ban đầu. Nếu như máy thu vẫn không thể khôi phục hoàn toàn phần thông tin được truyền, quá trình phát lại sẽ được lặp lại đến khi nào số lần lặp vượt quá giá trị mặc định. Hình 3.3: Sơ đồ H-ARQ tích hợp LDPC có trợ giúp của bộ điều chế. Máy thu được tích hợp kỹ thuật kiểm tra từ mã hợp lệ. Khi đầu ra bộ giải mã LDPC là một từ mã không hợp lệ, máy thu sẽ yêu cầu máy phát phát lại một phần thông tin kiểm tra của từ mã không hợp lệ. Bộ giải mã LDPC vẫn giữ các giá trị LLRs của các bít thông tin được tạo ra từ quá trình trao đổi thông tin giữa phần thông tin và phần kiểm tra trước đó của ma trận kiểm tra H. Phần thông tin kiểm tra mới của ma trận kiểm tra H tiếp tục thực hiện thuật toán trao đổi thông tin với sự trợ giúp của các giá 19
trị LLRs đã được cập nhật trước đó, cho đến khi đạt được từ mã hợp lệ hoặc số lần phát lại đạt giá trị cực đại mặc định. Cấu trúc hệ thống H-ARQ tích hợp mã LDPC Dữ liệu nguồn được đóng gói tại bộ đóng gói giao thức mạng Internet tại máy phát, trước khi đưa tới khối mã hóa LDPC. Một khung của K gói IP được lưu tại bộ đệm và sau đó đưa qua bộ mã LDPC. Thực tế, do số các bít trong phần đầu gói IP và ít hơn rất nhiều so với phần dữ liệu, vì vậy tác giả sử dụng mã LDPC có tỉ lệ mã thấp để bảo vệ phần thông tin đầu này, mà không làm thay đổi nhiều kích thước phần đầu. Một từ mã LDPC bao gồm K bít của gói IP và M bít kiểm tra. Các từ mã LDPC tại đầu ra bộ mã hóa LDPC được thực hiện tráo bằng bộ tráo có độ dài tráo bằng n bít và sau đó được đưa tới bộ ánh xạ 4 bít cho một symbol của bộ điều chế 16- QAM, trong đó n là độ dài tổng của từ mã LDPC. Mô hình nối tiếp như trên là mô hình H-ARQ tích hợp mã LDPC có sử dụng giải mã lặp giữa bộ ánh xạ và bộ giải mã LDPC. Kết quả mô phỏng Các thông số mô phỏng được sử dụng trong Mô hình 1, Mô hình 2, Mô hình 3, Mô hình 4, Mô hình 5 và Mô hình 6 được đưa trong bảng 3.1 Hình 3.4 và 3.5 biểu diễn quan hệ BER và Eb/N0 của các mô hình hệ thống H-ARQ sử dụng các thông số khác nhau trong bảng 3.1. Bảng 3.1: Các thông số mô phỏng Tỉ lệ mã r của mã LDPC ½ Các thông số của hàm phân bố mật độ trong  = 0,5; c=0,1; t=2 bảng 2.5 Số lần lặp cực đại mặc định cho bộ giải mã 12, 20 LDPC Imax Số lần lặp cực đại giữa bộ giải ánh xạ và bộ giải 2, 4 mã LDPC Số bít thông tin 106 bít Kiểu điều chế 16-QAM Loại kênh AWGN Kiểu ánh xạ Phân đoạn và mã Gray Kiểu H-ARQ H-ARQ loại II Mô hình hệ thống H-ARQ tích hợp mã LDPC Ký hiệu là Mô hình 1 20