intTypePromotion=1

Đề cương chi tiết học phần Kỹ thuật PLD & ASIC

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:14

0
10
lượt xem
0
download

Đề cương chi tiết học phần Kỹ thuật PLD & ASIC

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Học phần cung cấp kiến thức về tối thiểu hoá hàm logic, các phương pháp biểu diễn, thiết kế mạch dãy, thiết kế dùng vi mạch (ROM, PLA, GAL, MUX...), thiết kế các mạch logic tổ hợp, các mạch tuần tự, các loại thanh ghi bộ đếm…. Từ đó hướng dẫn lập trình các hệ thống số bằng ngôn ngữ VHDL.

Chủ đề:
Lưu

Nội dung Text: Đề cương chi tiết học phần Kỹ thuật PLD & ASIC

  1. TRƯỜNG ĐẠI HỌC KINH TẾ - KỸ THUẬT CÔNG NGHIỆP KHOA ĐIỆN TỬ BỘ MÔN: KỸ THUẬT ĐIỆN TỬ ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN: KỸ THUẬT PLD & ASIC 1. THÔNG TIN CHUNG Tên học phần (tiếng Việt): KỸ THUẬT PLD & ASIC Tên học phần (tiếng Anh): PLD & ASIC TECHNIQUES Mã môn học: 50.2 Khoa/Bộ môn phụ trách: KỸ THUẬT ĐIỆN TỬ Giảng viên phụ trách chính: Th.S Ninh Văn Thọ Email: nvtho@uneti.edu.vn GV tham gia giảng dạy: Th.S Đặng Khánh Toàn, Th.S Ninh Văn Thọ Số tín chỉ: 3 (39, 12, 45, 90) Số tiết Lý thuyết: 39 Số tiết TH/TL: 12 39+12/2 = 15 tuần x 3 tiết/tuần Số tiết Tự học: 45 Tính chất của học phần: Bắt buộc Học phần tiên quyết: Không Học phần học trước: Không Các yêu cầu của học phần: Sinh viên có tài liệu học tập 2. MÔ TẢ HỌC PHẦN Học phần cung cấp kiến thức về tối thiểu hoá hàm logic, các phương pháp biểu diễn, thiết kế mạch dãy, thiết kế dùng vi mạch (ROM, PLA, GAL, MUX...), thiết kế các mạch logic tổ hợp, các mạch tuần tự, các loại thanh ghi bộ đếm…. Từ đó hướng dẫn lập trình các hệ thống số bằng ngôn ngữ VHDL. 3. MỤC TIÊU CỦA HỌC PHẦN ĐỐI VỚI NGƯỜI HỌC Kiến thức Nắm được kiến thức cơ bản về tối thiểu hoá hàm logic, các phương pháp biểu diễn và thiết kế mạch dãy, thiết kế dùng vi mạch (ROM, PLA, GAL, MUX...). Hiểu các hệ thống số 1
  2. có thể lập trình được, giới thiệu về ngôn ngữ lập trình phần cứng VHDL để lập trình hệ thống số, cách lập trình cho các mạch logic tổ hợp, cách lập trình cho các mạch tuần tự như các loại thanh ghi bộ đếm.. Kỹ năng Vận dụng các kiến thức cơ bản về Kỹ thuật PLD và ASIC nhằm thiết kế các hệ thống số lập trình, sử dụng ngôn ngữ VHDL để lập trình hệ thống số, cách lập trình cho các mạch tổ hợp, cách lập trình cho các mạch tuần tự. Thiết kế một hệ thống ASIC, từ mức thiết kế luận lý cho tới mức thiết kế vật lý. Sử dụng ngôn ngữ mô tả phần cứng Verilog và các môi trường thiết kế vi mạch. Tạo một mô-đun chức năng hoặc một thiết kế ASIC đơn giản. Phân tích, sửa đổi và tối ưu cho các vấn đề xảy ra trong quá trình thực hiện thiết kế. Phẩm chất đạo đức và trách nhiệm Rèn luyện tính chủ động, tích cực học tập và tự nghiên cứu. Nhận thức, đánh giá được khả năng ứng dụng của VHDL trong việc thết kế, lập trình mạch PLD & ASIC. 4. CHUẨN ĐẦU RA HỌC PHẦN Mã Mô tả CĐR học phần CĐR của CĐR Sau khi học xong môn học này, người học có thể: CTĐT G1 Về kiến thức Nắm được kiến thức cơ bản về các vi mạch, về tối thiểu hoá hàm G1.1.1 [1.3.1] logic Biểu diễn và thiết kế mạch dãy, thiết kế dùng vi mạch (ROM, G1.1.2 [1.3.1] PLA, GAL, MUX...) G1.2.1 Hiểu, vận dụng được ngôn ngữ lập trình phần cứng VHDL. [1.3.1] Vận dụng lập trình hệ thống số, lập trình cho các mạch logic tổ G1.2.2 hợp, cách lập trình cho các mạch tuần tự như các loại thanh ghi bộ [1.4.3] đếm G2 Về kỹ năng Thiết kế các hệ thống số lập trình; Sử dụng ngôn ngữ VHDL và G2.1.1 các môi trường thiết kế vi mạch để lập trình hệ thống số, lập trình [2.1.2] cho các mạch tổ hợp, lập trình cho các mạch tuần tự Diễn giải quá trình thiết kế một hệ thống ASIC, từ mức thiết kế G2.1.2 [2.1.2] luận lý cho tới mức thiết kế vật lý G2.1.3 Tạo một mô-đun chức năng hoặc một thiết kế ASIC đơn giản, bao [2.1.4] 2
  3. gồm các bước phân tích, thiết kế, mô phỏng, kiểm tra từ mức luận lý cho đến mức vật lý Phân tích, sửa đổi và thiết kế tối ưu cho các vấn đề như diện tích, G2.2.1 [2.1.2] tốc độ, điện năng và tính ổn định của mạch G2.2.2 Kỹ năng làm việc nhóm, làm việc độc lập; kỹ năng hợp tác [2.2.4] G2.2.3 Kỹ năng đọc hiểu tài liệu chuyên môn bằng tiếng Anh [2.2.6] G3 Năng lực tự chủ và trách nhiệm Có năng lực dẫn dắt về chuyên môn, nghiệp vụ đã được đào tạo; có sáng kiến trong quá trình thực hiện nhiệm vụ được giao; có khả G3.1.1 [3.1.1] năng tự định hướng, thích nghi với các môi trường làm việc khác nhau Có năng lực tự học tập, tích lũy kiến thức, kinh nghiệm để nâng cao trình độ chuyên môn nghiệp vụ; có khả năng đưa ra được kết luận về các vấn đề chuyên môn, nghiệp vụ thông thường và một G3.1.2 [3.1.2] số vấn đề phức tạp về mặt kỹ thuật; có năng lực lập kế hoạch, điều phối, phát huy trí tuệ tập thể; có năng lực đánh giá và cải tiến các hoạt động chuyên môn. G3.2.1 Có trách nhiệm nghiên cứu, tìm hiểu thêm môn học [3.2.1] Có trách nhiệm chia sẻ và trao đổi chuyên môn để bổ sung, nâng G3.2.2 [3.2.2] cao trình độ và kinh nghiệm, đóng góp sự phát triển xã hội. 5. NỘI DUNG MÔN HỌC, KẾ HOẠCH GIẢNG DẠY Số Số Tài liệu STT Nội dung tiết tiết học tập, LT TH tham khảo Chương 1: Mạch dãy không đồng bộ 1,2,3,4 1. Thiết kế dùng mạch tổ hợp có hồi tiếp, RS-FF không đồng bộ, T-FF 1 3 2. Thiết kế dùng RS-FF 3. Thiết kế dùng T-FF 4. Điều khiển bật tắt đèn 3
  4. Số Số Tài liệu STT Nội dung tiết tiết học tập, LT TH tham khảo Chương 2: Mạch dãy đồng bộ 1,2,3,4 1. Bộ cộng nhị phân thực hiện liên tiếp 2. Tạo mã vòng CRC 2 3 3. Mạch phát hiện mã BCD đưa liên tiếp ở đầu vào bị sai 4. Tạo bít lẻ cho mã BCD đưa liên tiếp ở đầu vào Chương 3: Thiết kế dùng vi mạch MSI, LSI 1,2,3,4 1. Thiết kế dùng MUX 3 a. Tạo hàm logic 3 b. Dùng MUX 4-1 tạo hàm 3 biến c. Dùng MUX 4-1 tạo hàm5 biến 2. Thiết kế dùng DEMUX, DECODER 1,2,3,4 a. Tạo bít chẵn lẻ cho dữ liệu dùng DEMUX và các 4 3 mạch NAND b. Dùng DECODER và mạch NOR tạo hàm logic Chương 4:Giới thiệu các cấu trúc lập trình được 1,2,3,4 1. Giới thiệu PLD 5 2 PLD của hãng ALTERA 3 3. CPLD của hãng XILINX 4. LOGIC lập trình FPGA 5. FPGA của ALTERA 1,2,3,4 6 6. FPGA của XILINX 3 7. Phần mềm lập trình 7 Thảo luận, bài tập và kiểm tra 6 1,2,3,4 Chương 5: Ngôn ngữ lập trình VHDL 1,2,3,4 1. Sự ra đời ngôn ngữ VHDL 2. Các thuật ngữ của VHDL 8 3 3. Mô tả phần cứng trong VHDL 4. Giới thiệu về mô hình hành vi 5. Xử lý tuần tự 4
  5. Số Số Tài liệu STT Nội dung tiết tiết học tập, LT TH tham khảo 6. Các kiểu đối tượng trong VHDL 1,2,3,4 7. Các kiểu dữ liệu trong VHDL 9 3 8.Các toán tử cơ bản trong VHDL 9. Chương trình con và gói Chương 6: Thiết kế mạch tổ hợp bằng VHDL 1,2,3,4 1. Giới thiệu 10 3 2. Thiết kế mạch giải mã – mạch mã hóa 3.Thiết kế mạch đa hợp – mạch giải đa hợp Chương 7: Các thanh ghi bộ đếm trong VHDL 1,2,3,4 1. Giới thiệu 11 2. Thiết kế các loại Flip – Flop 3 a. Thiết kế Flip – Flop loại JK b. Thiết kế Flip – Flop loại RS c. Thiết kế Flip – Flop loại T 1,2,3,4 12 3 b. Thiết kế Flip – Flop loại D 3. Thiết kế thanh ghi dịch 1,2,3,4 a. Thiết kế thanh ghi dịch vào nối tiếp ra nối tiếp 13 b. Thiết kế thanh ghi dịch vào nối tiếp ra song song 3 c. Thiết kế thanh ghi dịch vào song song ra song song 4. Thiết kế mạch đếm 1,2,3,4 a. Thiết kế mạch đếm Jonhson 14 3 b. Thiết kế mạch đếm vòng c. Thiết kế mạch đếm thập phân 15 Thảo luận, bài tập và kiểm tra 6 1,2,3,4 6. MA TRẬN MỨC ĐỘ ĐÓNG GÓP CỦA NỘI DUNG GIẢNG DẠY ĐỂ ĐẠT ĐƯỢC CHUẨN ĐẦU RA CỦA HỌC PHẦN Mức 1: Thấp Mức 2: Trung bình Mức 3: Cao 5
  6. Chương Chuẩn đầu ra học phần Nội dung giảng dạy G1.1.1 G1.1.2 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.1.3 G2.2.1 G2.2.2 G2.2.3 G3.1.1 G3.1.2 G3.2.1 G3.2.2 Chương 1: Mạch dãy không đồng bộ 1.1. Thiết kế dùng 2 2 2 2 2 2 mạch tổ hợp có hồi 2 2 tiếp, RS-FF không đồng bộ, T-FF 1.2. Thiết kế dùng RS- 2 2 2 2 2 1 2 2 FF 2 1.3. Thiết kế dùng T- 2 2 2 2 2 2 2 FF 2 1.4. Điều khiển bật 2 2 2 2 2 2 2 tắt đèn 2 Chương 2: Mạch dãy đồng bộ 2.1. Bộ cộng nhị phân 2 2 2 2 2 2 thực hiện liên tiếp 2 2.2. Tạo mã vòng 2 2 2 2 2 2 CRC 2 2 2.3. Mạch phát hiện 2 2 2 2 2 2 6
  7. mã BCD đưa liên tiếp 2 ở đầu vào bị sai 2.4. Tạo bít lẻ cho mã 2 2 2 2 2 2 BCD đưa liên tiếp ở 2 đầu vào Chương 3: Thiết kế dùng vi mạch MSI, LSI 3.1. Thiết kế dùng 2 2 2 2 2 2 2 MUX 2 3.2. T Thiết kế dùng 2 2 2 2 2 2 3 DEMUX, 2 2 DECODER 2 2 2 2 2 2 3.6. Bài tập 2 2 Chương 4: Giới thiệu các cấu trúc lập trình được 2 2 2 2 2 2 4.1. Giới thiệu PLD 2 4.2. PLD của hãng 2 2 2 2 2 2 4 2 ALTERA 4.3. CPLD của hãng 2 2 2 2 2 2 XILINX 2 7
  8. 4.4. LOGIC lập trình 2 2 2 2 2 2 FPGA 2 4.5 FPGA của 2 2 2 2 2 ALTERA 2 2 4 4.6. FPGA của 2 2 2 2 2 XILINX 2 2 4.7. Phần mềm lập 2 2 2 2 2 2 trình 2 Chương 5: Ngôn ngữ lập trình VHDL 5.1. Sự ra đời ngôn 2 2 2 2 2 2 ngữ VHDL 2 5.2. Các thuật ngữ 2 2 2 2 2 2 5 của VHDL 2 5.1. Mô tả phần 2 2 2 2 2 2 2 cứng trong VHDL 2 5.4. Giới thiệu về mô 2 2 2 2 2 2 2 hình hành vi 2 2 2 2 2 2 2 2 5.5. Xử lý tuần tự 2 2 5.6. Các kiểu đối 2 2 2 2 2 2 2 2 8
  9. tượng trong VHDL 2 5.7. Các kiểu dữ liệu 2 2 2 2 2 2 2 2 trong VHDL 2 5.8. Các toán tử cơ 2 2 2 2 2 2 2 2 bản trong VHDL 2 5.9. Chương trình con 2 2 2 2 2 2 2 2 và gói 2 2 2 2 2 2 2 2 5.10. Bài tập 2 2 2 2 2 Chương 6: Thiết kế mạch tổ hợp bằng VHDL 6.1. Giới thiệu 2 2 2 2 2 2 2 6.2. Thiết kế mạch 2 2 2 2 2 2 2 2 giải mã – mạch mã 2 2 2 2 hóa 6 6.3. Thiết kế mạch đa 2 2 2 2 2 2 2 2 hợp – mạch giải đa 2 2 2 2 hợp 7 Chương 7: Các thanh ghi bộ đếm trong VHDL 7.1. Giới thiệu 2 2 2 2 2 2 2 2 9
  10. Chương Chuẩn đầu ra học phần Nội dung giảng dạy G1.1.1 G1.1.2 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.1.3 G2.2.1 G2.2.2 G2.2.3 G3.1.1 G3.1.2 G3.2.1 G3.2.2 7.2. Thiết kế các loại 2 2 2 2 2 2 2 2 2 2 2 2 2 Flip – Flop 7.3. Thiết kế thanh 2 2 2 2 2 2 2 2 2 2 2 2 2 ghi dịch 7.4. Thiết kế mạch 2 2 2 2 2 2 2 2 2 2 2 2 2 1 đếm 7.5. Bài tập 2 2 2 2 2 2 2 2 2 2 2 2 2 7. PHƯƠNG THỨC ĐÁNH GIÁ HỌC PHẦN Điểm Quy định Chuẩn đầu ra học phần thành (Theo QĐ số 686/QĐ- TT phần ĐHKTKTCN ngày G1.1.1 G1.1..2 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.1.3 G2.2.1 G2.2.2 G2.2.3 G3.1.1 G3.1.2 G3.2.1 G3.2.2 (Tỷ lệ %) 10/10/2018) 1. Kiểm tra định kỳ lần 1 Điểm + Hình thức: trắc nghiệm 1 quá trình trên giấy x x x x x x x x x x x (40%) 2 + Thời điểm: sau khi học hết chương 1,2,3 10
  11. + Hệ số: 2 2. Kiểm tra định kỳ lần 2 + Hình thức: trắc nghiệm trên giấy x x x x x x x x x + Thời điểm: sau khi học hết chương 4,5 + Hệ số: 2 3. Kiểm tra định kỳ lần 3 + Hình thức: trắc nghiệm trên giấy. x x x x x x x x x x x + Thời điểm: sau khi học hết chương 6,7 + Hệ số: 2 4. Kiểm tra thường xuyên + Hình thức: Tham gia thảo luận, kiểm tra 15 phút, hỏi đáp, bài tập trên x x x x x x x x x x x x x x lớp + Số lần: Tối thiểu 1 lần/sinh viên 11
  12. + Hệ số: 1 5. Kiểm tra chuyên cần + Hình thức: Điểm danh theo thời gian tham gia học trên lớp x x x x x x x x x x x x x x + Số lần: tối thiểu 10 lần, vào thời gian tham gia học trên lớp + Hệ số: 3 + Hình thức: trắc nghiệm Điểm thi trên máy tính kết thúc 2 + Thời điểm: Theo lịch thi x x x x x x x x x x x x x x học phần học kỳ (60%) + Tính chất: Bắt buộc 12
  13. 8. PHƯƠNG PHÁP DẠY VÀ HỌC  Giảng viên giới thiệu học phần, tài liệu học tập, tài liệu tham khảo, các địa chỉ website để tìm tư liệu liên quan đến môn học.  Giảng viên s mô tả các hoạt động thực tế trong quá trình sản xuất của một doanh nghiệp liên quan đến việc xây dựng, đọc và giải thích được các bản v chi tiết, bản v lắp.  Các phương pháp giảng dạy có thể áp dụng: Phương pháp thuyết trình; Phương pháp thảo luận nhóm; Phương pháp mô phỏng; Phương pháp minh họa; Phương pháp miêu tả, làm mẫu.  Sinh viên chuẩn bị bài từng chương, làm bài tập đầy đủ, trau dồi kỹ năng làm việc nhóm để chuẩn bị bài thảo luận.  Trong quá trình học tập, sinh viên được khuyến khích đặt câu hỏi phản biện, trình bày quan điểm, các ý tư ng sáng tạo mới dưới nhiều hình thức khác nhau. 9. QUY ĐỊNH CỦA HỌC PHẦN 9.1. Quy định về tham dự lớp học  Sinh viên/học viên có trách nhiệm tham dự đầy đủ các buổi học. Trong trường hợp nghỉ học do lý do bất khả kháng thì phải có giấy tờ chứng minh đầy đủ và hợp lý.  Sinh viên vắng quá 50% buổi học dù có lý do hay không có lý do đều bị coi như không hoàn thành khóa học và phải đăng ký học lại vào học kỳ sau.  Tham dự các tiết học lý thuyết  Thực hiện đầy đủ các bài tập được giao trong cuốn sách bài tập hình họa v kỹ thuật  Tham dự kiểm tra giữa học kỳ  Tham dự thi kết thúc học phần  Chủ động tổ chức thực hiện giờ tự học 9.2. Quy định về hành vi lớp học  Học phần được thực hiện trên nguyên tắc tôn trọng người học và người dạy. Mọi hành vi làm ảnh hư ng đến quá trình dạy và học đều bị nghiêm cấm.  Sinh viên phải đi học đúng giờ quy định. Sinh viên đi trễ quá 15 phút sau khi giờ học bắt đầu s không được tham dự buổi học.  Tuyệt đối không làm ồn, gây ảnh hư ng đến người khác trong quá trình học.  Tuyệt đối không được ăn uống, nhai kẹo cao su, sử dụng các thiết bị như điện thoại, máy nghe nhạc trong giờ học. 10. TÀI LIỆU HỌC TẬP, THAM KHẢO 10.1. Tài liệu học tập: 13
  14. [1]. Nguyễn Thúy Vân, Thiết kế logic mạch số, NXB Khoa học kỹ thuật, 2005. 10.2. Tài liệu tham khảo: [2]. Nguyễn Thuý Vân, Kỹ thuật số: Sách được làm dùng giáo trình cho các trường đại học kỹ thuật, NXB Khoa Học Kỹ Thuật, 2006. [3]. Huỳnh Đắc Thắng, Kỹ thuật số thực hành, NXB khoa học kỹ thuật, 2006. [4]. Vũ Đức Thọ (dịch), Cơ s kỹ thuật điện tử số, NXB Giáo Dục, 2011. 11. HƯỚNG DẪN THỰC HIỆN  Các Khoa, Bộ môn phổ biến đề cương chi tiết cho toàn thể giáo viên thực hiện.  Giảng viên phổ biến đề cương chi tiết cho sinh viên vào buổi học đầu tiên của học phần.  Giảng viên thực hiện theo đúng đề cương chi tiết đã được duyệt. Hà Nội, ngày …. tháng …. năm 2018 Trưởng khoa Trưởng bộ môn Người biên soạn (Ký và ghi rõ họ tên) (Ký và ghi rõ họ tên) (Ký và ghi rõ họ tên) Bùi Huy Hải Nguyễn Mai Anh 14
ADSENSE
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2