Đề thi & đáp án lý thuyết Điện tử công nghiệp năm 2012 (Mã đề LT20)

CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự do - Hạnh phúc ĐỀ THI TỐT NGHIỆP CAO ĐẲNG NGHỀ KHOÁ 3 (2009 - 2012) NGHỀ: ĐIỆN TỬ CÔNG NGHIỆP MÔN THI: LÝ THUYẾT CHUYÊN MÔN NGHỀ Mã đề thi: ĐTCN - LT 20 Hình thức thi: Viết Thời gian: 180 Phút (Không kể thời gian chép/ giao đề thi) ĐỀ BÀI Câu 1 (2điểm): Phân tích, thiết kế bộ ghép kênh (MUX) 8 đầu vào sử dụng cổng logic. Câu 2 (2điểm): Vẽ sơ đồ, dạng điện áp tại ngõ vào, ngõ ra trên tải và trình bầy nguyên lý hoạt động mạch chỉnh lưu hình tia ba pha không điều khiển trong trường hợp tải thuần trở nối tiếp nguồn E = 10V, biên độ áp vào cực đại 300V Câu 3 (3điểm): Trình bày sơ đồ mạch dao động và reset cho vi điều khiển 8051. Viết chương trình hiển thị số 7 trên một led bảy đoạn. Câu 4 (3điểm): (phần tự chọn, các trường tự ra đề)<br /> <br /> ………………., ngày ……. tháng ……. năm …………<br /> Duyệt Hội đồng thi tốt nghiệp Tiểu ban ra đề thi<br /> <br /> CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự do - Hạnh phúc ĐÁP ÁN ĐỀ THI TỐT NGHIỆP CAO ĐẲNG NGHỀ KHOÁ 3 (2009 - 2012) NGHỀ: ĐIỆN TỬ CÔNG NGHIỆP MÔN THI: LÝ THUYẾT CHUYÊN MÔN NGHỀ Mã đề thi: DA ĐTCN - LT 20<br /> Câu NỘI DUNG ĐIỂM<br /> <br /> I. Phần bắt buộc 1 Đầu vào dữ liệu d0, d1, d2, d3 và đầu vào địa chỉ s1, s0. hai đầu vào địa chỉ sẽ<br /> <br /> 0,5đ<br /> <br /> tạo ra 4 tổ hợp khả dĩ, mỗi đầu vào dữ liệu bị chi phối bởi 1 tổ hợp khác nhau của các mức ở đầu vào địa chỉ. - Sơ đồ khối<br /> <br /> 0,75đ<br /> <br /> 1<br /> <br /> - Bảng trạng thái: F D0 D1 D2 D3 D4 D5 D6 D7 S0 0 0 0 0 1 1 1 1 s1 0 0 1 1 0 0 1 1 s2 0 1 0 1 0 1 0 1 D0 D0 0 0 0 0 0 0 0 D1 0 D1 0 0 0 0 0 0 D2 0 0 D2 0 0 0 0 0 D3 0 0 0 D3 0 0 0 0 D4 0 0 0 0 D4 0 0 0 D5 0 0 0 0 0 D5 0 0 D6 0 0 0 0 0 0 D6 0 D7 0 0 0 0 0 0 0 D7 0,75đ<br /> <br /> Phương trình logic:<br /> <br /> F  S 2 S1 S0 D0  S 2 S1 S0 D1  S 2 S1 S 0 D2  S 2 S1S 0 D3  S 2 S1 S0 D4  S 2 S1S 0 D5  S 2 S1 S 0 D6  S 2 S1S 0 D7 .<br /> <br /> - Sơ đồ logic: D7 D6 D5 D4 D3 D2 D1 D0<br /> <br /> F<br /> <br /> C<br /> <br /> B<br /> <br /> A<br /> <br /> 2<br /> <br /> 2<br /> <br /> + Sơ đồ mạch chỉnh lưu hình tia 3 pha 0,5đ<br /> <br /> 0,75đ + Nguyên lý hoạt động. Điện áp các pha thứ cấp biến áp U2a = U2b = U2c = U2sin U2sin U2sin<br /> <br /> Xét tại thời điểm ứng với 1 ta thấy U2a > U2b > UN > U2c. Vậy diode D1 cho dòng chạy qua. Do U2c < 0 nên D3 bị khóa. D1 mở khiến cho điện thế điểm M là UM = U2a, và vì U2a > U2b nên D2 bị khóa ( Điện thế K lớn hơn điện thế A ). Xét tại thời điểm ứng với 2 ta thấy U2b > U2c > UN > U2a. Vậy diode D2 cho dòng chạy qua. Do U2a < 0 nên D1 bị khóa. D2 mở khiến cho điện thế điểm M là UM = U2b, và vì U2b > U2c nên D3 bị khóa ( Điện thế K lớn hơn điện thế A ). Xét tại thời điểm ứng với 3 ta thấy U2c > U2a > UN > U2b. Vậy diode D3 cho dòng chạy qua. Do U2b < 0 nên D2 bị khóa. D3 mở khiến cho điện thế điểm M là UM = U2c, và vì U2c > U2a nên D1 bị khóa ( Điện thế K lớn hơn điện thế A ). Tương tự ta thấy: Trong khoảng /6 <  < 5/6 D1 mở, D2 và D3 bị khóa Trong khoảng 5/6 <  < 9/6 D2 mở, D1 và D3 bị khóa Trong khoảng 9/6 <  < 13/6 D3 mở, D2 và D1 bị khóa + Dạng điện áp ra trên tải<br /> 3<br /> <br /> 0,75đ<br /> <br /> 3<br /> <br /> 0,75đ 8051 được reset bằng cách giữ chân RST ở mức cao tối thiểu 2 chu kỳ máy và sau đó chuyển về mức thấp. RST có thể được tác động bằng tay hoặc được tác động khi cấp nguồn bằng cách dùng một mạch RC như trình bày ở hình 2.15. Trạng thái của tất cả các thanh ghi sau khi reset hệ thống được tóm tắt ở bảng 2.6 Quan trọng nhất trong các thanh ghi này có lẻ là thanh ghi PC (bộ đếm chương trình) được nạp 0000H. Khi RST trở lại mức thấp, việc thực hiện chương trình luôn luôn bắt đầu ở vị trí đầu tiên trong bộ nhớ chương trình đó chính là địa chỉ 0000H, nội dung của RAM trên chíp không bị ảnh hưởng bởi reset<br /> <br /> 1,0đ<br /> <br /> 4<br /> <br />