![](images/graphics/blank.gif)
Lập trình vhdl
-
Bài giảng Thiết kế logic số do Đỗ Mạnh Hà biên soạn trình bày các nội dung chính sau: Giới thiệu chung về thiết kế hệ thống số,cấu kiện logic khả trình (pld), căn bản về ngôn ngữ mô tả phần cứng vhdl, phương pháp thiết kế logic dùng vhdl, thiết kế các hệ thống số ứng dụng dùng vhdl
343p
bbqphan
20-07-2017
288
62
Download
-
Giới thiệu về HDLs và verilog. Mô hình cấu trúc chomạch luận lý tổ hợp Mô phỏng luận lý, kiểm chứng thiết kế và phương pháp luận kiểm tra. Thời gian trễ truyền lan. Mô hình bảng sự thật chomạch luận lý tổ hợp và tuần tự với Verilog.HDLs (Hardware Description Languages) Không là một ngôn ngữ lập trình. Tựa C. Thêm những chức năng mô hình hóa, mô phỏng chức năng. Verilog vs. VHDL. • Các bước thiết kế bằng HDL, Mô tả mạch từ khóa, Biên dịch để kiểm tra cú pháp (syntax), Mô phỏng để kiểm tra chức năng của mạch,...
21p
doanhung_dtvtk10
24-03-2013
356
57
Download
-
Bài giảng Thiết kế IC với mục tiêu giúp sinh viên nắm bắt được kiến thức cơ bản và ứng dụng của các IC lập trình mô tả phần cứng được; nắm bắt được các nguyên lý lập trình mô tả phần cứng và các cấu trúc lập trình cơ bản, minh họa bằng ngôn ngữ VHDL... Mời các bạn cùng tìm hiểu và tham khảo nội dung thông tin tài liệu.
324p
huyenngoc0628
02-11-2015
144
34
Download
-
x
28p
thuanbk2010
22-02-2014
155
12
Download
-
Sổ tay lập trình VHDL có kết cấu nội dung giới thiệu đến ngưới học các kiến thức cơ bản về ngôn ngữ VHDL với các cấu trúc cơ bản của VHDL, các đối tượng của dữ liệu, các kiểu dữ liệu, các toán từ,... Mời các bạn cùng tham khảo.
0p
hoconganh_9x
23-09-2014
195
51
Download
-
Cơ sở logic của kỹ thuật số - phân tích mạch tổ hợp - thiết kế mạch tổ hợp - một số mạch tổ hợp thường gặp - các vi mạch tổ hợp và lưu ý khi sử dụng. Trong phần này sẽ thiết kế các mạch logic tổ hợp dùng ngôn ngữ VHDL và sử dụng thiết bị lập trình. Các mạch logic tổ hợp bao gồm mạch giải mã n đường sang m đường, mạch mã hoá m đường...
133p
haidang1
21-12-2009
822
224
Download
-
Verilog là một trong hai ngôn ngữ mô tả phần cứng chính (gồm VHDL và Verilog HDL) được người thiết kế phần cứng sử dụng để mô tả, thiết kế các hệ thống số, ví dụ như máy tính hay linh kiện điện tử.Verilog dễ học và dễ sử dụng hơn VHDL. Verilog được chuẩn hoá theo chuẩn IEEE vào năm 1995 và 2001. Verilog rất giống ngôn ngữ C và được giới chuyên môn nghiên cứu, sử dụng nhiều.Verilog HDL có thể được sử dụng để thiết kế hệ thống số ở nhiều mức khác nhau, ví dụ ở...
45p
manhgiau2004
09-06-2011
591
145
Download
-
VHDL là gì? Một ngôn ngữ mô tả phần cứng: VHDL - VHSIC Hardware Description Language. VHSIC - Very High Speed Integrated Circuits. Là chuẩn do Bộ QP Mỹ phát triển từ thập niên 70. Dựa trên ngôn ngữ lập trình ADA, nhằm tạo ra tài liệu mô tả hoạt động của các mạch điện tử. 1987 được IEEE chuẩn hóa trong IEEE 1076-1987. 1993 hoàn thiện lại thành IEEE 1076-1993. 2002 giải quyết vấn đề protected types=IEEE 1076-2002...
100p
nguyenphuthanhphuong
24-11-2012
81
13
Download
-
Ngôn ngữ VHDL cho người mới bắt đầu, VHDL là ngôn ngữ dùng để mô tả các hệ thống điện tử số và được sử dụng trong quá trình thiết kế.
82p
vanmanh1008
24-06-2013
199
70
Download
-
Bài giảng "Thiết kế số sử dụng VHDL" trình bày các nội dung kiến thức về: Khai báo cơ bản trong VHDL; Ví dụ thiết kế mạch tổ hợp; Mô phỏng sử dụng Test Bench; Tái sử dụng thiết kế với Package. Mời các bạn cùng tham khảo chi tiết bài giảng tại đây.
34p
phuongthuy205
11-01-2023
19
3
Download
-
Đề tài "Nghiên cứu công nghệ FPGA và thiết kế modul thực hành FPGA để phục vụ công tác giảng dạy tại trường Cao đẳng Công nghiệp Hà Nội" có cấu trúc gồm 3 chương trình bày tổng quan về mạch logic lập trình được và công nghệ FPGA, ngôn ngữ mô tả phần cứng VHDL, thiết kế modul thực hành FPGA sử dụng FPGA XC2S100 của Xilinx.
93p
bakerboys08
15-07-2022
28
5
Download
-
Học phần cung cấp kiến thức về tối thiểu hoá hàm logic, các phương pháp biểu diễn, thiết kế mạch dãy, thiết kế dùng vi mạch (ROM, PLA, GAL, MUX...), thiết kế các mạch logic tổ hợp, các mạch tuần tự, các loại thanh ghi bộ đếm…. Từ đó hướng dẫn lập trình các hệ thống số bằng ngôn ngữ VHDL.
14p
lovebychance01
17-04-2021
48
2
Download
-
Tóm tắt luận văn thạc sỹ ngành Kỹ thuật điện tử: Thiết kệ bộ điều chế - giải điều chế QPSK trên FPGA
Tóm tắt luận văn thạc sỹ ngành Kỹ thuật điện tử: Thiết kệ bộ điều chế - giải điều chế QPSK trên FPGA nghiên cứu kỹ thuật điều chế và giải điều chế tín hiệu, ứng dụng thuật toán xử lý tín hiệu số thiết kế bộ điều chế tín hiệu QPSK và bộ giải điều chế QPSK trên công nghệ chíp trắng lập trình được (FPGA) sử dụng ngôn ngữ mô tả phần cứng (VHDL).
26p
nluu9184
13-05-2014
415
78
Download
-
FPGA là gì ? FPGA là viết tắt của thuật ngữ tiếng anh “Field programmable Gate Array”, nghĩa là Mảng cổng lập trình được dạng trường. FPGA thuộc họ ASIC lập trình được * Ý nghĩa và vai trò...Ngôn ngữ VHDL được cung cấp để hổ trợ phát triển các hệ thống phần cứng dựa trên các loại mạch(chip) tích hợp tốc độ cao(VHSIC-Very High Speed Integrated Circuit). Việc sử dụng các loại chíp...
19p
nhatquangdt5
22-11-2012
246
85
Download
-
Tìm dạng tối thiểu hóa theo SOP của . Kiểm tra lại kết quả tính tay bằng nhập các hàm trên chưa rút gọn thông qua biểu diễn bẳng chân trị trong MAX+plus II bằng Waveform. Edit và complie nó. Ta độc được kết quả rút gọn trong file. Tìm dạng tối thiểu hóa theo PÓ của
11p
kakahungkakahung
17-10-2012
310
41
Download
-
Trong phần này sẽ thiết kế các mạch logic tổ hợp dùng ngôn ngữ VHDL và sử dụng thiết bị lập trình. Các mạch logic tổ hợp bao gồm mạch giải mã n đường sang m đường, mạch mã hoá m đường sang n đường, mạch dồn kênh và mạch phân kênh, mạch giải mã led 7 đoạn loại anode chung và cathode chung. Các thiết bị lập trình có thể dùng CPLD XC9572, XC 95144, Coolrunner XC2C256.
11p
meoconlylom
05-07-2011
785
106
Download
-
Active HDL hỗ trợ cho việc khai báo các cổng vào, ra và các kiểu dữ liệu sẽ được tự động sinh ra sau khai báo ở cửa sổ dưới. Trong ví dụ dưới ta thấy có 3 tín hiệu vào là d, clk và Rst và một tín hiệu đầu ra là q. Khi khai báo các cổng vào ra xong thì chương trình sẽ tự động sinh ra cho chúng ta đoạn mã
10p
hoanghuong90
24-02-2011
408
94
Download
-
Đây là một dạng sơ đồ giúp chúng ta hiểu và thực hiên công việc lập trình trong cơ sở dữ liệu. Tài liệu tiếng Anh, mời các bạn cùng tham khảo.
13p
vankiemet
18-11-2010
124
22
Download