Giáo trình phân tích quy trình ứng dụng nguyên lý của quá trình sấy trong bộ điều chỉnh p8

Chia sẻ: Fsdfds Dsfsdxf | Ngày: | Loại File: PDF | Số trang:10

Thêm vào BST

Báo xấu

54
lượt xem 5
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'giáo trình phân tích quy trình ứng dụng nguyên lý của quá trình sấy trong bộ điều chỉnh p8', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình phân tích quy trình ứng dụng nguyên lý của quá trình sấy trong bộ điều chỉnh p8

Như vậy tuỳ vào hàm truyền đạt của đối tượng So(s) mà bằng các bộ điều chỉnh R(s) ta có được hệ có hàm truyền dạng tối ưu môđun. Trong các trường hợp trên, giá trị hằng số thời gian Tσ là nhỏ, nên có thể coi kết quả có hàm truyền dạng quán tính: 1 1 F (s) = = 1 + 2Tσs + 2Tσ 2s2 1 + 2Tσs Và quá trình quá độ ứng với hàm quán tính gần đúng này là đường nét đứt trên Hình 4.8. ● Phương pháp tối ưu đối xứng Phương pháp này thường được áp dụng để tổng hợp các bộ điều chỉnh trong mạch có yêu cầu vô sai cấp cao, nó cũng được áp dụng có hiệu quả để tổng hợp các bộ điều chỉnh theo quan điểm nhiễu loạn. Hàm chuẩn tối ưu đối xứng có dạng: 1 + 4τσs FDX (s) = 1 + 4τσs + 8τσ 2s2 + 8τσ3s3 Để nghiên cứu ý nghĩa của tiêu chuẩn tối ưu đối xứng ta xét hệ thống có hàm truyền So(s) là dạng vô sai cấp một nhưng lại dùng bộ điều chỉnh kiểu PI: 1 + Tos K1 Fo (s) = R(s).So (s) = . KTos sT1(1 + Tis) Trong đó Ti là tổng các hằng số thời gian nhỏ. Khai triển biểu thức trên ta có. K1(1 + Tos) F (s) = 1 + K1Tos + KToT1s2 + KToT1Tis3 - 71 -
Hình 4.9. Đặc tính quá độ của hàm tối ưu đối xứng Áp dụng điều kiện của tiêu chuẩn tối ưu môđun ta tìm được các phương trình hệ số của phương trình đặc tính như sau. (K1To)2 – 2K1KToT1 = 0 (KToT1)2 – 2K1To2KT1Ts = 0 2K1Ts Giải hệ phương trình trên ta tìm được K = ; T1 = 4Ts. T1 Hàm truyền của hệ sẽ là: 1 + 4Ts F(s) = 1 + 4Tss + 8T 2ss2 + 8T3ss3 Đây là hàm truyền dạng tối ưu đối xứng với τσ = Ts. Trong trường hợp hàm truyền của đối tượng có chứa khâu quán tính thứ hai với hằng số thời gian lớn T2. K1 So (s) = sT1(1 + T2s)(1 + Tss) Áp dụng cách tìm bộ điều chỉnh R(s) với hàm chuẩn tối ưu đối xứng ta tìm được bộ điều chỉnh có dạng PID. Tương tự như vậy nếu đối tượng có dạng vô sai cấp 2 thì dễ dàng tìm được bộ điều chỉnh là khâu tỷ lệ. - 72 -
4.2.2. Thuật toán điều khiển tốc độ Tốc độ gió được tạo ra nhờ các quạt thổi vào buồng trộn và buồng sấy. Các quạt này đựợc cấp nguồn từ các bộ biến tần, để thay đổi được tốc độ động cơ quạt ta đi thay đổi tần số nguồn cung cấp cho nó. Mặt khác với giá trị tần số đặt đầu vào bất kỳ trong khoảng từ 0 – 50 Hz , hệ thống biến tần sẽ đảm bảo được tính ổn định ở giá trị đó. Vì thế trong đồ án này để điều khiển tốc độ gió tức điều khiển tốc độ của động cơ, ta đi điều khiển giá trị tần số đặt vào biến tần. Như vậy việc điều khiển tốc độ gió bây giờ trở thành việc điều khiển tần số đầu ra của bộ điều chỉnh. Đây là giá trị đặt cho các bộ biến tần, giá trị này phụ thuộc vào tín hiệu của cảm biến phản ánh giá trị vận tốc đầu ra của hệ thống. 4.2.3. Xác định tham số bộ điều chỉnh Sau khi đã xác định được hàm truyền của đối tượng và bằng các phương pháp tổng hợp bộ điều chỉnh ta đã xác định được bộ điều chỉnh cần thiết cho hệ thống. Việc tiếp thao ta phải xác định các tham số bộ điều chỉnh sao cho phù hợp với yêu cầu điều khiển. Việc xác định các thông số của bộ điều chỉnh sẽ phụ thuộc vào đáp ứng quá độ mà ta tìm được. Do điều kiện không làm thực nghiệm được để xác định hàm truyền đối tượng. Nên việc xác định các thông số cho bộ điều chỉnh cũng chỉ nêu được về mặt lý thuyết. 4.3. KHẢO SÁT HỆ THỐNG ĐIỀU CHỈNH TỐC ĐỘ GIÓ Qua các bước trên ta đã tìm được mô hình toán học của đối tượng, cùng với việc tìm được qui luật điều chỉnh. Đồng thời xác định được các tham số của bộ điều chỉnh hợp lý theo lý thuyết. Chúng ta tiến hành thí nghiệm mô phỏng xác định đặc tính của hệ thống xem ứng với các thông số của bộ điều chỉnh ta tổng hợp được. Ở đây sẽ sử dụng phần mềm MATLAB 6.5 để mô phỏng. Bằng việc xây dựng sơ đồ cấu trúc trên Simulink, chúng ta nhập các giá trị thông số điều - 73 -
chỉnh với đầu vào là hàm bậc thang 1(t) ta sẽ thu được đặc tính quá độ điều chỉnh. 4.4. KẾT LUẬN CHƯƠNG 4 Ở chương 4 ta đã tìm hiểu được một số phương pháp nhận dạng đối tượng điều khiển. Áp dụng phương pháp nhận dạng thực nghiệm cho hệ thống thí nghiệm quá trình sấy để xác định hàm truyền của nó. Từ đó nghiên cứu các phương pháp tổng hợp bộ điều khiển PID. Xong do điều kiện về trang thiết bị nên trong chương này chỉ nêu được phương pháp giải quyết bài toán chứ chưa tìm được số liệu thực tế. - 74 -
CHƯƠNG V XÂY DỰNG THIẾT KẾ SƠ ĐỒ MẠCH ĐIỀU KHIỂN 5.1. CẤU TRÚC SƠ ĐỒ MẠCH Mục đích lắp mạch điều khiển để điều khiển tốc độ hỗn hợp dòng khí trong quá trình thí nghiệm. Mạch bao gồm các khối sau: - Khối xử lý trung tâm - Khối giao tiếp bằng bàn phím - Khối cảm biến tốc độ - Khối hiển thị tốc độ Hình 5.1. Sơ đồ khối tổng quát mạch điều khiển 5.1.1. Khối xử lý trung tâm. Đây là khối quan trọng nhất trong bản mạch, nó có nhiệm vụ tính toán, xử lý toàn bộ các hoạt động của mạch. Để nó có thể hoạt động theo ý muốn ta cần nạp vào nó chương trình điều khiển. Ở đây ta sử dụng vi điều khiển AT89C51. *Vi điều khiển AT89C51 AT89C51 là một vi điều khiển 8 bit được chế tạo theo công nghệ CMOS, có chất lượng cao, công suất thấp với 4 KB Flash PEROM (Programmable and Erasable Read Only Memory). Thiết bị này được chế tạo bằng cách sử dụng kỹ - 75 -
thuật bộ nhớ không bốc hơi mật độ cao của Atmel và tương thích với chuẩn công nghiệp MCS-51 về tập lệnh và các chân ra. AT89C51 là một vi điều khiển mạnh, cung cấp một sự linh động cao và giải pháp về giá cả đối với nhiều ứng dụng vi điều khiển. *Các đặc trưng chủ yếu của AT89C51 - Tương thích hoàn toàn với họ MCS-51 của Intel. - Bộ nhớ chương trình 4 KB thuộc loại Flash Memory. - Độ bền: 1000 lần ghi/xoá. - Tần số hoạt động: 0Hz đến 24MHz. - 3 chế độ khoá bộ nhớ. - 128 x 8 bit RAM nội. - 32 đường I/O lập trình được (4 port). - 2 Timer/Counter 16bit. - 6 nguồn ngắt. - Giao tiếp nối tiếp lập trình được. - Chế độ hạ nguồn và chế độ nhàn rỗi tiêu tốn công suất thấp. * Sơ đồ chân Hình 5.2. Sơ đồ chân vi điều khiển AT89C51 - 76 -
* S ơ đ ồ kh ố i Hình 5.3. Sơ đồ khối vi điều khiển AT89C51 • Mô tả chức năng các chân: Vcc: chân cung cấp điện áp nguồn 5V cho chip. GND: chân nối đất. Port 0: Từ chân 32 đến chân 39 (P0.0 đến P0.7). Port 0 có hai chức năng, trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường I/O, đối với các thiết kế lớn có bộ nhớ ngoài, Port 0 trở thành bus địa chỉ và bus dữ liệu đa hợp. Để có thể vừa làm đầu vào, vừa làm đầu ra thì mỗi chân phải được nối tới một điện trở 10KΩ kéo lên bên ngoài. Sở dĩ như vậy là vì Port 0 có dạng cực máng hở, đây là điểm khác biệt so với các Port 1, 2, 3. Port 1: Từ chân 1 đến chân 8 trên chip. Port 1 chỉ có chức năng xuất nhập nên nó được dùng để giao tiếp với thiết bị ngoại vi. - 77 -
Port 2: Từ chân 21 đến chân 28. Port 2 cũng có hai công dụng, hoặc làm nhiệm vụ xuất nhập hoặc làm nhiệm vụ là byte địa chỉ cao của bus địa chỉ 16bit cho các thiết kế có bộ nhớ ngoài. Port 3: Từ chân 10 đến chân 17, Port 3 ngoài chức năng xuất nhập nó còn có nhiều chức năng riêng. Mỗi chân có chức năng riêng liên quan đến các đặc trưng cụ thể của vi điều khiển. Bảng 5.1. Chức năng của các chân của Port 3 Bit Tên Địa chỉ bit Chức năng P3.0 RxD B0H Chân nhận dữ liệu của Port nối tiếp P3.1 TxD B1H Chân phát dữ liệu của Port nối tiếp P3.2 INT0 B2H Ngõ vào ngắt ngoài 0 P3.3 INT1 B3H Ngõ vào ngắt ngoài 1 P3.4 T0 B4H Ngõ vào của bộ định thời/đếm 0 P3.5 T1 B5H Ngõ vào của bộ định thời/đếm 1 P3.6 B6H Điều khiển ghi bộ nhớ dữ liệu ngoài WR P3.7 RD B7H Điều khiển đọc bộ nhớ dữ liệu ngoài Chân cho phép bộ nhớ chương trình PSEN (Program Store Enable). PSEN là tín hiệu xuất trên chân 29. Đây là tín hiệu điều khiển cho phép ta truy xuất bộ nhớ chương trình ngoài. Chân này thường nối với chân cho phép xuất OE (Output Enable) của EPROM hoặc ROM để cho phép đọc các byte lệnh. PSEN ở mức logic 0 trong thời gian tìm – nạp lệnh. Ngược lại, khi thực thi một chương trình chứa ở ROM nội thì nó được duy trì ở mức logic 1. ALE (Address Latch Enable) - chân cho phép chốt địa chỉ: AT89C51 sử dụng chân 30, chân xuất tín hiệu cho phép chốt địa chỉ ALE để giải đa hợp bus dữ liệu và bus địa chỉ. Khi Port 0 được sử dụng làm bus địa chỉ/bus dữ liệu đa hợp, chân ALE xuất tín hiệu để chốt địa chỉ (byte thấp của địa chỉ 16bit) vào một thanh ghi ngoài trong suốt 1/2 đầu của chu kỳ bộ nhớ. Sau khi - 78 -
điều này đã được thực hiện, các chân của Port 0 sẽ xuất/nhập dữ liệu hợp lệ trong suốt 1/2 thứ hai của chu kỳ bộ nhớ. Tín hiệu ALE có tần số bằng 1/6 tần số của mạch dao động bên trong chip vi điều khiển và có thể được dùng làm xung Clock cho phần còn lại của hệ thống. EA (External Access) – chân truy xuất bộ nhớ ngoài: Ngõ vào này (chân 31 của AT89C51) có thể được nối tới 5V (lôgic 1) hoặc với GND (logic 0). Nếu chân này nối lên 5V thì AT89C51 thực thi chương trình trong ROM nội. Nếu chân này nối tới GND (và chân PSEN cũng ở logic 0), chương trình cần thực thi chương trình chứa ở bộ nhớ ngoài. Chân RST(RESET): Ngõ vào RST (chân 9) là ngõ vào xoá chính của AT89C51 để thiết lập lại trạng thái ban đầu cho hệ thống hay gọi tắt là reset hệ thống. Khi ngõ vào này được treo lên mức logic 1 tối thiểu 2 chu kỳ máy, các thanh ghi bên trong của chip được nạp lại các giá trị thích hợp cho việc khởi động lại hệ thống. Hoạt động RESET được thể hiện bởi hai sơ đồ mạch sau: Ở cả hai mạch này, khi ta cấp nguồn cho chip thì nó sẽ tự động được Reset. Lý do là lúc này tụ C1 và C2 được coi là ngắn mạch nên tại chân 9 của AT89C51 sẽ có điện áp mức cao (logic 1) trong khoảng thời gian vừa đủ để AT89C51 RESET mạch nội bộ, nghĩa là nó khởi tạo giá trị ban đầu cho các +5V +5V C1 C2 R1 100 10u Reset 10u RST RST R3 R2 10K 10K Manual reset Power-on reset - 79 -
thanh ghi đặc biệt SFR và đặt bộ đếm chương trình PC (Program Counter) trỏ đến địa chỉ 00h của bộ nhớ chương trình. Do tụ C1 được nạp với hằng số thời gian t = C1.R2 nên điện áp trên chân RST của AT89C51 giảm dần đến giá trị nhỏ hơn 0,5V thì quá trình RESET kết thúc. Các chân XTAL1 và XTAL2: Vi điều khiển AT89C51 có một bộ dao động trên chip nhưng vẫn cần một bộ đồng hồ bên ngoài để kích hoạt. Bộ dao động thạch anh bên ngoài thường được nối tới các chân vào XTAL1 (chân 19) và XTAL2 (chân 18). Sơ đồ nối dao động ngoài như sau: 33p XTAL2 C3 CRYSTAL C4 33p XTAL1 Ở đây ta cần hai tụ 33p và một bộ dao động thạch anh (thường dùng bộ dao động có tần số 11,0592MHz). * Tổ chức bộ nhớ. AT89C51 có không gian bộ nhớ riêng cho chương trình và dữ liệu. Cả hai bộ nhớ chương trình và dữ liệu đều đặt bên trong chip, tuy nhiên ta có thể mở rộng bộ nhớ chương trình và bộ nhớ dữ liệu bằng cách sử dụng các chip nhớ bên ngoài với dung lượng tối đa là 64K cho bộ nhớ chương trình và bộ nhớ dữ liệu. + Bộ nhớ chương trình ROM Có không gian cực đại là 64KB được đánh địa chỉ từ 0000h ÷ FFFFh. Trong đó có 4KB là bộ nhớ nội trú nằm trong chíp được đánh địa chỉ từ 0000h ÷ 0FFFh, còn 60KB mở rộng được đặt địa chỉ từ 1000h ÷ FFFFh. Tuỳ thuộc vào dung lượng chương trình mà bộ nhớ được thêm vào theo kích thước phù hợp. - 80 -