Thiết kế logic số<br />
(VLSI design)<br />
TS. Hoàng Văn Phúc<br />
Bộ môn KT Xung Số-Vi xử lý<br />
11/2014<br />
https://sites.google.com/site/phucvlsi/teaching<br />
<br />
Nội dung<br />
Nhắc lại bài trước: Cấu trúc FPGA<br />
Qui trình thiết kế hệ thống số trên FPGA<br />
Các ví dụ thiết kế<br />
<br />
Thời lượng: 06 tiết<br />
<br />
2<br />
<br />
Nhắc lại về FPGA: Cấu trúc cơ bản<br />
IO_PAD<br />
<br />
LOGIC BLOCK<br />
<br />
LOGIC BLOCK<br />
<br />
IO_PAD<br />
<br />
IO_PAD<br />
<br />
IP_COREs, RAM,<br />
ROM...<br />
<br />
…………………..<br />
<br />
…………………..<br />
<br />
LOGIC BLOCK<br />
<br />
LOGIC BLOCK<br />
<br />
Interconnect<br />
wires<br />
<br />
IO_PAD<br />
<br />
LOGIC BLOCK<br />
<br />
…………………..<br />
<br />
LOGIC BLOCK<br />
<br />
……………….<br />
<br />
……………….<br />
<br />
………………<br />
<br />
IO_PAD<br />
<br />
LOGIC BLOCK<br />
<br />
…………………..<br />
<br />
IO_PAD<br />
<br />
IO_PAD<br />
<br />
LOGIC BLOCK<br />
<br />
…………………..<br />
<br />
IO_PAD<br />
<br />
IO_PAD<br />
<br />
LOGIC BLOCK<br />
<br />
IO_PAD<br />
<br />
IO_PAD<br />
<br />
IO_PAD<br />
<br />
3<br />
<br />
Tái cấu hình cho FPGA<br />
SRAM-based:<br />
- Hoạt động phụ thuộc nguồn điện cung cấp<br />
- Khả năng tái cấu trúc linh hoạt<br />
- Cho phép thực hiện các thiết kế lớn<br />
<br />
4<br />
<br />
Hoạt động của FPGA<br />
Người dùng ghi giá trị vào bộ nhớ<br />
cấu hình (configuration memory)<br />
để định chức năng hệ thống:<br />
Kết nối giữa CLBs và I/O cells<br />
Mạch logic cần thực thi trên<br />
CLBs<br />
Các khối I/O<br />
<br />
• Thay đổi nội dung bộ nhớ cấu hình Thay đổi chức năng hệ thống<br />
• Việc thay đổi có thể thực hiện khi mạch đang chạy (run-time<br />
configuration) Tính toán tái cấu hình (RC: reconfigurable computing)<br />
5<br />
<br />