Bài giảng Thiết kế logic số: Lecture 4.1 - TS. Hoàng Văn Phúc

Thiết kế logic số<br /> (Digital logic design)<br /> Chương IV: Thiết kế các mạch số thông dụng<br /> TS. Hoàng Văn Phúc<br /> Bộ môn KT Xung, số, Vi xử lý<br /> https://sites.google.com/site/phucvlsi/teaching<br /> 1/2014<br /> <br /> Mục đích, nội dung<br /> Mục đích: Cách đánh giá hiệu quả của thiết<br /> kế, vai trò của yếu tố thuật toán trong bài<br /> toán thiết kế số, các thuật toán cơ bản của<br /> các mạch cộng, mạch dịch.<br /> Nội dung: Khối cộng thấy nhớ trước. Khối<br /> dịch không sử dụng toán tử.<br /> Thời lượng: 3 tiết bài giảng<br /> <br /> 2<br /> <br /> Mạch cộng nối tiếp (CRA: Carry Ripple Adder)<br /> A<br /> B<br /> <br /> Cout<br /> <br /> Sum<br /> Cin<br /> <br /> Đánh giá hiệu quả của sơ đồ thiết kế?<br /> <br /> 3<br /> <br /> Định nghĩa<br /> <br /> Đn1: Cổng tương đương là một cổng<br /> logic bất kỳ 2 đầu vào.<br /> Đn2: Một lớp trễ (level) là độ trễ của<br /> một cổng logic bất kỳ 2 đầu vào.<br /> <br /> ________________________________________________<br /> Với thiết kế ASIC trên thư viện chuẩn, người ta thường dùng<br /> mạch NAND 2 đầu vào làm đơn vị tính cổng tương đương<br /> <br /> 4<br /> <br /> Mạch cộng nối tiếp (CRA: Carry Ripple Adder)<br /> A<br /> B<br /> <br /> Cout<br /> <br /> Sum<br /> Cin<br /> <br /> Tài nguyên: 5 x N<br /> N: số bit (số tầng FA)<br /> <br /> Tốc độ (Độ trễ): 2 x N +1<br /> 5<br /> <br />